FPGA的配置引脚说明.docx

FPGA是基于SRAM编程的，编程信息在系统掉电时会丢失，每次上电时，都需要从器件外部的FLASH或EEPROM中存储的编程数据重现写入内部的SRAM中。FPGA在线加载需要有CPU的帮助，并且在加载前CPU已经启动并工作。FPGA的加载模式主要有以下几种：1).PS模式(Passive Serial Configuration Mode)，即被动串行加载模式。PS模式适合于逻辑规模小，对加载速度要求不高的FPGA加载场合。在此模式下，加载所需的配置时钟信号CCLK由FPGA外部时钟源或外部控制信号提供。另外，PS加载模式需要外部微控制器的支持。2).AS模式(Active Serial Configuration Mode)，即主动串行加载模式。在AS模式下，FPGA主动从外部存储设备中读取逻辑信息来为自己进行配置，此模式的配置时钟信号CCLK由FPGA内部提供。3).PP模式(Passive Parallel Configuration Mode)，即被动并行加载模式。此模式适合于逻辑规模较大，对加载速度要求较高的FPGA加载场合。PP模式下，外部设备通过8bit并行数据线对FPGA进行逻辑加载，CCLK信号由外部提供。4).BS模式(Boundary Scan Configuration Mode)，即边界扫描加载模式。也就是我们通常所说的JTAG加载模式。所有的FPGA芯片都有三个或四个加载模式配置管脚，通过配置MESL[0..3]来选取不同的加载模式。首先来介绍下PS加载模式，各个厂商FPGA产品的PS加载端口定义存在一些差异，下面就对目前主流的三个FPGA厂商Altera, Xilinx,Lattice的PS加载方式进行一一介绍。Altera公司的FPGA产品PS加载接口如下图所示。1).CONFIG_DONE：加载完成指示输出信号，I/O接口，高有效，实际使用中通过4.7K电阻上拉到VCC，使其默认状态为高电平，表示芯片已加载完毕，当FPGA正在加载时，会将其驱动为低电平。2).nSTATUS：芯片复位完成状态信号，I/O接口，低有效，为低时表示可以接收来自外部的加载数据。实际使用中通过4.7K电阻上拉到VCC，使其默认状态为高，表示不接收加载数据。3).nCE：芯片使能管脚，输入信号，低有效，表示芯片被使能。当nCE为高电平时，芯片为去使能状态，禁止对芯片进行任何操作。对于单FPGA芯片单板，nCE直接接GND即可，而对于多FPGA芯片单板，第一片芯片的nCE接GND，下一芯片的nCE接上一芯片的nCEO。4).nCEO：使能输出信号，当芯片加载完成时，该管脚输出为低电平，未加载完成时输出为高电平。对于单FPGA芯片单板，nCEO悬空，对于多FPGA芯片单板，nCEO接下一芯片的nCE。5).nCONFIG：启动加载输入信号，低电平时表示外部要求FPGA需要重新加载，复位FPGA芯片，清空芯片中现有数据。实际使用中该管脚通过4.7K电阻上拉到VCC，使其默认状态为高。中国通信人博客b_}qQN6).DCLK：加载数据参考时钟。PS模式下为输入，AS模式下为输出。中国通信人博客5J-q](~f O7).DATA0：加载数据输入，输入信号。中国通信人博客:al D,l:q,bw8).MSEL[0:3]：加载模式配置管脚。控制加载模式。0k+D l)o bs#b0(`Y!a!fy0???? 上图为利用CPU扩展I/O端口对多片FPGA进行PS加载的硬件连接实例。CPU可以利用自己的I/O端口来对FPGA进行直接加载，不过，由于CPU的I/O端口有限，在大多数情况下，都是利用扩展I/O端口，扩展器件可以是CPLD或FPGA，不过在大多数情况下都是CPLD。上图为同步加载方案，两片FPGA的nCE管脚都接GND，所以两片FPGA的加载操作会同时开始和结束，此种设计方案适用于两片FPGA来自同一个厂家，并且逻辑数据相同。如果两片FPGA的逻辑数据不同，则需要采取异步加载模式，如下图所示。.j/ErZ s@p0中国通信人博客6E#HSETZ???? 如上图所示，第一片芯片的nCEO输出管脚与第二片芯片的nCE管脚连接，当第一片芯片加载逻辑时，nCEO输出高电平，将第二片芯片禁止，直到第一片芯片加载完成时，nCEO输出低电平，让第二片芯片使能，然后开始接收加载数据。中国通信人博客Alb t#CG2I.x4AgFPGA的加载流程?????? 1).CPU的I/O端口或扩展I/O端口将FPGA的nCONFIG [启动加载输入信号]驱动为低，通知FPGA去完成加载前的准备工作(复位芯片，清空FPGA内部数据)。2).FPGA完成准备工作，将nSTATUS[芯片复位完成状态信号]信号驱动为低，表示准备工作已完成，可以接收加载数据。8|