单元12 门电路.doc

第十三单元 门电路 （3学时——第39～41学时） 主要内容：门电路的构成与逻辑功能分析 教学重点：门电路的逻辑功能 教学难点：门电路的逻辑功能分析 教学方法：启发式教学、探究式教学 教学手段：实验、理论、实际应用相结合 第一部分 知识点 一、基本逻辑门电路 1、二极管与门 输入A、B、C有一个为低电平0时，低电平对应的二极管正偏导通，其余二极管反偏，使得输出Y为低电平0；只有全部输入A、B、C均为高电平1时，所有二极管均，使得输出Y为高电平1。 2、二极管或门 输入A、B、C有一个为高电平1时，高电平对应的二极管正偏导通，其余二极管反偏，使得输出Y为高电平1；只有全部输入A、B、C均为低电平0时，所有二极管均正偏导通，使得输出Y为低电平0。 3、三极管非门输入A为高电平1时，三极管处于饱和导通状态，输出Y为低电平0；输入A为低电平0时，三极管处于截止状态，输出Y为高电平1。 4、MOS管非门 输入A为低电平0时，栅源电压小于开启电压，场效应管处于截止状态，输出Y为高电平1；输入A为高电平1时（高于开启电压），场效应管处于导通状态，输出Y为低电平0。 CMOS集成门电路 CMOS集成门由P沟道增强型MOS管和N沟道增强型MOS管互补对称构成。 CMOS反相器 基本点路 反相器即非门。 假设MOS管开启电压UTN＝－UTPN＝2V输入A为低电平0V时，UGSN＝0V＜UTN、TN截止，UGSP＝－10V＜UTP、TP导通，输出Y为高电平1； 输入A为高电平10V时, UGSN＝10V＞UTN、TN导通，UGSP＝0V＞UTP、TP截止，输出Y为低电平0。 带输入端保护功能点路 栅极与沟道之间的SiO2绝缘层10-8米，容易受干扰影响（所以输入端不得悬空）、电压超标时容易击穿损坏。 为此加入保护电路。R、D1、D2、D3构成抗干扰电路。 若输入高于VDD＋UD或低于－UD时，相应二极管导通，使栅源电压控制在－UD～（UD＋VDD）之间。 R、C1、C2构成积分电路，消除输入干扰信号。 静态特性 输入特性 输入端所加电压uI与输入电流iI之间的关系。 当A在－UD～（UD＋VDD）时，iI≈0——MOS管输入电流为0； 当A＞（UD＋VDD）时，保护二级管D3导通，iI从输入端流入而流向VDD——相当于二级管正向导通特性； 当A＜－UD时，保护二级管D1导通，iI自D1、R流出输入端。 输入电流关系实际上是保护网络的电流关系——近似为二级管的正向特性。 CMOS电路的输入端不得悬空，否则TN、TP无法工作而导致逻辑混乱。 输出特性 输出端电压uo与输出电流io之间的关系。 当A＝0时，输出为1，输出电流由门向外流向负载——此时负载为拉电流负载，反向器能输出的最大电流IOH称为“带拉电流负载的能力”； 当A＝1时，输出为0，输出电流由负载向内流入门——此时负载为灌电流负载，反向器能灌入的最大电流IOL称为“带灌电流负载的能力”。 若VDD降低，导电沟道变窄，使得UOH下降、UOL上升，带负载能力变差。 传输特性 输入端电压与输出端电压之间的关系及输入端电压与漏极电流（由VDD经TP、TN流向地的电流）之间的关系。 AB段：uI＜UTN，TN截止、TP导通，uO＝VDD、iD＝0； BC段：uI＞UTN，TN开始导通，但导通电阻较大，uO略有下降、iD开始增加； CD段：uI在0.5VDD附近，TN、TP均导通，uO急剧下降、iD增至最大； DE、EF段与AB、BC段相反。 uI＝0.5VDD叫作反向器的转折电压或阈值电压，用UT表示。 动态特性 传输延迟时间 输入电压与输出电压之间的关系传输关系。 tPHL：输出由高电平变为低电平的传输延迟时间； tPLH：输出由低电平变为高电平的传输延迟时间； 平均传输延迟时间：。 输出端状态转换时间 输入信号变化时，输出信号发生变化，输出电压高低转换时间称为输出端状态转换时间。 tTHL：输出由高电平到低电平的转换时间； tTLH：输出由低电平到高电平的转换时间。 CMOS与门、或门、与非门、或非门 CMOS传输门、三态门 传输门 传输门是一种传送模拟信号的压控开关（可双向传送）。靠控制信号、来控制传输情况： （1）C=1、=0，两MOS门均导通——传输门导通，uo=ui （2）C=0、=1，两MOS门均截止——传输门截至，输入与输出断开。 三态门 三态门是一种具有使能控制端的逻辑门，具有高1、低0、高阻Z三种状态。 使能时电路具有正常逻辑功能，否则为高阻（相当于输出端悬空）。 低电平有效三态门具体逻辑功能如下： ，TP1、TN1导通，TP2、TN2构成反向器—— ，TP1、TN1截止，TP2、TN2进一步也截止—— 高电平有效三态门具体逻辑功能如下： ， ， 三态门分