第四章内存及其与CPU连接.ppt

例5： 某微型计算机系统的32KRAM由四片6264（8K×8）SRAM组成，与CPU的连接如下，试确定其地址范围。 4.4.2 存储芯片片选译码的形式 CPU要实现对存储单元的访问，首先要选中存储芯片，即进行片选；然后再从选中的芯片中依据地址码选择出相应的存储单元，以进行数据存取，这称为字选。 1、线选译码法 线选法就是用除了片内寻址外的高位地址线直接（或经反 相器）接至各个存储芯片的片选端，当某条地址线信息为“0” 时，就选中与之对应的存储芯片。 2、全译码法 全译码法是用除了片内寻址外的全部高位地址线作为地址译码器的输入，把经过译码器译码后的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。 图 全译码法构成的8K×8bit存储器的连接图 地址范围 芯 片 A19～A13 A12～A11 A10～A0 地 址 范 围（空间） 1# 0000000 00 0000…0 00000H～007FFH 1111…1 2# 0000000 01 0000…0 00800H～00FFFH 1111…1 3# 0000000 10 0000…0 01000H～017FFH 1111…1 4# 0000000 11 0000…0 01800H～01FFFH 1111…1 3、部分译码 在系统中如果不要求提供CPU可直接寻址的全部存储单元，则可采用线选法和全译码法相结合的方法，这就是部分译码法。所谓的部分译码，是用除了片内寻址外的高位地址的一部分来译码产生片选信号。 4.4.3 存储器容量扩展 根据存储器所要求的容量和我们选定的存储芯 片的容量，就可以计算出总的芯片数，即： 总片数=总容量/单个芯片容量 例如:存储器容量为8K×8bit，若选用2114芯片(1K×4bit)，则需要 (8K×8bit)/(1K×4bit)=16(片) 存储器扩展技术有位扩展、字扩展和位字同时扩展三种。 1、位扩展 位扩展指只在位数方向扩展（加大字长），而芯片的字数和存储器的字数是一致的。位扩展的连接方式是将各存储芯片的地址线、片选线和读/写线相应地并联起来，而将各芯片的数据线单独列出。 例如：用64K×1bit的DRAM芯片组成64K×8bit的存储器，所需芯片数为: (64K×8bit)/(64K×1bit)=8(片) 位扩展 A0 8 A0 7 A0 6 A0 5 A0 4 A0 3 A0 2 A0 1 A15 I/O 64K×1bit I/O I/O I/O I/O I/O I/O I/O A15～A0 D7～D0 等效为 64K×8bit芯片组 D0 D7 数据总线 地址总线 A0 A15 位扩展连接举例 2、字扩展 字扩展是指仅在字数方向扩展，而位数不变。字扩展将芯片的地址线、数据线、读/写线并联。由片选信号来区分各个芯片。 如用l6K×8bit的SRAM组成64K×8bit的存储器，所需芯片数为： (64K×8bit)/(l6K×8bit)=4(片) 字扩展 字扩展连接举例 3、字和位同时扩展 当构成一个容量较大的存储器时，往往 需要在字数方向和位数方向上同时扩展，这 时需要将前两种扩展组合起来，实现起来也 是很容易的。 字和位同时扩展 D7～D4 D3～D0 16K×4bit 16K×4bit 16K×4bit 16K×4bit 16K×4bit 16K×4bit 16K×4bit 16K×4bit 译 码 器 A14 A15 A13～A0 图 字和位同时扩展的连接举例 历年典型考题 2012年考题第11、17题 历年典型考题 2011年考题第11、25、26题 历年典型考题 2010年考题第12、14、25题 4.5 存储器接口 在微型计算机系统中，CPU对存储器进行 读/写操作，首先要由地址总线给出地址信 号，选择要进行读/写操作的存储单元，然 后通过控制总线发出相应的读/写控制信 号，最后才能在数据总线上进行数据交换。 所以，存储器芯片与CPU之间的连接实质上 就是存储器与系统总线的连接，包括： 地址总线的连接 数据总线的连接 控制总线的连接 在连接中需要考虑的问题如下： 总线的负载能力。在设计CPU芯片时，一般考虑其输出线的直流负载能力。 CPU的时序和存储器的存取速度之间的配合问题。 存储器的地址分配和片选问题。 控制信号的连接。 CPU与SRAM