数字逻辑课程设计--电缆通断检测.doc

一、概述 二、方案论证 时钟信号产生电路 计数电路 状态指示电路 图1 电缆通断检测电路原理框图 本设计中时钟信号产生电路模块，所使用的是由555定时器接成的多谐振荡器。多谐振荡器先由一个555定时器接成施密特触发器，在施密特触发器基础上改接成多谐振荡器。 计数电路模块由两个同步十进制加法计数器构成。题目要求电路至少要检测24根电缆，并要求用数码管显示被检测电缆的序号。则该模块电路可设计成利用同步十进制计数器接成的24进制计数器。可采用并行进位方式将两片十进制加法计数器链接起来，并采用整体置数方式进行预制数功能。 状态指示电路由译码部分与指示部分两部分构成。由于本电路采用的计数器是十进制计数器，使用3线-8线译码器必会造成电路结构复杂，原件冗余现象。经老师点拨，选择4线-16线译码器。检测24根电缆可使用3个4线-16线译码器。使电路明了，清晰。指示部分采用发光二极管进行通断信息指示，晶体管显示检测电缆的序号。当电缆正常工作，发光二极管发光，当电缆断路，发光二极管不发光。每检测一根电缆，晶体管显示相应电缆编号。同时保证电缆通断情况不影响晶体管的编号显示。 本方案电路成功连接后，电路的工作流程可简述为：由555定时器接成的多谐振荡器每秒发出一个信号给计数电路，计数电路接受信号后计一位数。计数成功后，数码管当即显示出对应计数器所计的数字。该数字也是本次所检测电缆的序号。显示的同时，计数器信号输出端将信号输出给4线-16线译码器。而4线-16线译码器特性之一为具有16线多路分配功能，因此，可将十进制计数器输出的信号分配给十路进行分路工作。剩余6路因无对应输入信号因而无反应，无需连接。前20个数字0-19可以平均分配给两个4线-16线译码器进行分线，20-23额外分配一个4线-16线译码器。到此，24个信号分路完成。计数器计的每个数都有唯一一个回路与之对应。在译码器的16线段串联保护电阻，发光二极管与电缆，构成显示电路。当电缆正常工作时二极管发光，当电缆断路，二极管不发光。 上文四段叙述了个模块的原理与规律。且从上文描述中可以看到个模块之间相互依存，缺一不可，却又不冗余。可见方案正确性。本方案实施体条件为给定一个5V直流电源即可工作。条件简单。本方案设计源于题目，从需求出发，根据具体需求设计的电路，则针对本课设课题而言，本方案为有效方案。本方案设计时充分考虑实际生产生活要求，故对生产生活而言，本方案也为有效方案。 三、电路设计 图2 时钟产生电路图 2.计数电路 计数电路部分实现由555定时器组成的多谐振荡电路将时钟信号输入至两个芯片的CLK端口，两个芯片的EP、ET接通高电平，使74HC160实现计数功能，将低位端QC与高位端QB接与非门输入端。同时CLR接高电平，与非输出端接LD，用置数法实现预制数，输出端控制晶体管，4线-16线译码器。当低位计数器QDQCQBQA=0100，高位计数器QDQCQBQA=0010时，两个计数器LD端同时为0，高位QDQCQBQA与低位QDQCQBQA相等且等于ABCD端，ABCD端等于0000，此时置数成功。计数器经历从0-24共25个状态，为一个25进制计数器。使CLK循环输入时，可以对电缆实现循环检测。计数器电路部分如图3所示。 计数器高位输出端接显示十位数晶体管，同时作为译码器的控制端。 计数器低位输出端接显示个位数晶体管，同时作为译码器的信号输入端。 图3 计数电路 状态指示电路 、 四、性能测试 1.测试 当检测第一根电缆正常工作，数码管显示1，发光二极管发光。 结论 ； ； 参考文献 [1] 阎石主编. 数字电子技术. [M]北京：高等教育出版社，2006年 [2] 陈振官等编著. 新颖高效声光报警器. [M]北京：国防工业出版社2005年 附录I 总电路图 附录II 元器件清单 序号 编号 名称 型号 数量 1 时钟信号 CLOCK_VOLTAGE 1 2 VCC 直流信号源 VCC 1 3 R1 电阻 47.619047MΩ 2 4 C3 电容 10nF 2 5 U6 555定时器 LM555CN 1 6 U2 160计数器 74LS160D 2 7 U7 与非门 NAND2 1 8 U4 晶体管 DCD-HEX-DIG-RED 2 9 U10A 非门 7404N 26 10 U1 4线-16线译码器 74HC154DW-4V 3 11 LED1 发光二极管 LED-green 24 12 R1 电阻 100Ω 24 1