存储系统结构.ppt

第三章 存储系统 3.1 存储器概述 3.1.1 存储器分类 3.1.2 存储器的分级结构 　 3.1.3 主存储器的技术指标 　 3.2 随机读写存储器 3.2.1 SRAM存储器 1. 基本存储元 2. SRAM存储器的组成 3. SRAM存储器芯片实例 4. 存储器与CPU连接  5. 存储器的读、写周期 3.2.2 DRAM存储器　1．四管动态存储元 2. 单管动态存储元 3. DRAM存储芯片实例 4. DRAM的刷新 5. DRAM存储器控制电路 3.2.3 主存储器组成实例 3.2.4 高性能的主存储器1. EDRAM芯片 2. EDRAM内存条 3. 主存物理地址的存储空间分布 3.3 只读存储器和闪速存储器3.3.1 只读存储器 (ROM) 3.3.2 闪速存储器 1. 闪速存储器的工作原理 2. 闪速存储器的工作模式 3. 闪速存储器与CPU的连接 3.4 高速存储器 3.4.1 双端口存储器 3.4.2 多模块交叉存储器1. 存储器的模块化组织 2. 多模块交叉存储器的基本结构 3.4.3 相联存储器 3.5 cache存储器3.5.1 cache基本原理1. cache的功能 2. cache的基本原理 3. cache的命中率 3.5.2 主存与cache的地址映射 1. 全相联映射方式 2. 直接相联映射方式 3. 组相联映射方式 3.5.3 替换策略 3.5.4 cache的写操作策略 3.5.5 奔腾PC机的cache 3.6 虚拟存储器 3.6.1 虚拟存储器的基本概念 3.6.2 页式虚拟存储器 3.6.3 段式虚拟存储器 3.6.4 段页式虚拟存储器 3.6.5 替换算法 3.6.6 虚拟存储器实例 3.7 存储保护 3.7.1 存储区域保护 1. 页表保护和段表保护 2. 键保护方式 3. 环保护方式 3.7.2 访问方式保护 本 章 小 结 ★ 最不经常使用(LFU)算法 ??? LFU算法将一段时间内被访问次数最少的那行数据换出。每行设置一个计数器。从0开始计数，每访问一次， 被访行的计数器增1。当需要替换时，将计数值最小的行换出，同时将这些行的计数器都清零。 　　这种算法将计数周期限定在对这些特定行两次替换之间的间隔时间内，不能严格反映近期访问情况。 ★ 近期最少使用(LRU)算法 ??? LRU算法将近期内长久未被访问过的行换出。每行也设置一个计数器，cache每命中一次，命中行计数器清零，其它各行计数器增1。当需要替换时，将计数值最大的行换出。 　　这种算法保护了刚拷贝到cache中的新数据行，有较高的命中率。 ★ 随机替换 　　随机替换策略从特定的行位置中随机地选取一行换出。在硬件上容易实现，且速度也比前两种策略快。　 　缺点是降低了命中率和cache工作效率。 　 cache的内容只是主存部分内容的拷贝，它应当与主存内容保持一致。当CPU对cache进行写操作时更改了cache的内容，所以需要更改的数据回写到相应主存中。cache内容的回写方式可选用如下几种写操作策略： (1) 写回法：当CPU写cache命中时，只修改cache的内容，而不立即写入主存；只有当此行被换出时才写回主存。这种方法减少了访问主存的次数,但是存在不一致性的隐患。 　　实现这种方法时，每个cache行必须配置一个修改位，以反映此行是否被CPU修改过。 (2) 全写法 　　当写cache命中时，cache与主存同时发生写修改，因而较好地维护了cache与主存的内容的一致性。 　　当写cache未命中时，直接向主存进行写入。cache中每行无需设置一个修改位以及相应的判断逻辑。缺点是降低了cache的功效。 (3) 写一次法 　　基于写回法并结合全写法的写策略，写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存。这样使其它使用该块数据的能即时进行标识或作废处理，以便于维护系统全部cache的一致性。 　 奔腾PC机采用两级cache结构。安装在主板上的2级cache(L2)采用2路组相联映射方式，集成在CPU内的1级cache(L1)也采用2路组相联映射方式，L1又是L2的子集，从而使L1未命中处理时间大大缩短。CPU中的L1分设成各8KB的指令cache和数据cache,有利于CPU高速执行程序。 　数据cache采用2路组相联结构，采用LRU替换算法，一组两行共用一个LRU二进制位。数据cache的工作方式受CPU控制寄存器CR0中CD和NW位组合状态控制。 　　CPU与外部数据交换时，存储器读写总线