第二章TITMS320C2000系列DSPCPU内核结构.pptVIP

第二章TMS320C2000系列DSP的内核结构 表2.1总线名称及功能 与微处理器8088和单片机8051总线相比，DSP的总线具有以下特点： （1）具有分离的程序和数据总线，允许同时访问程序和数据存储器空间； （2）具有独立的数据R/W地址总线和数据读写总线，是CPU对数据存储器的读、写操作可在一个机器周期内完成； （3）分离的程序和数据空间及独立总线结构，支持CPU在单机器时钟内并行执行算术、逻辑和位处理操作； （4）采用改进的哈佛结构，极大提高运算速度，优化处理能力。 2.2 DSP的中央处理单元CPU 输入定标部分 对于数据存储器内容进行输入定标左移操作时，输入定标器将输入移位器中未使用的低位填0，为使用的高位填0或者1，由DSP的状态寄存器ST0的D10位（SXM)决定： SXM=0，未使用的高位填0，不进行符号扩展； SXM=1，输入移位器的高位进行符号扩展，在高 位填符号位0/1； 例，设输入移位器的输入=（97F3h)，左移4位： 当SXM=0, 则输出为00097F30h; 当SXM=1,则输出为FFF97F30h; 乘法单元 乘法器组成： 暂存寄存器（T寄存器），保存其中一个乘数； 16X16位的乘法器； 32位乘法寄存器（P寄存器），用以保存乘法操作结果； 乘积移位器，对P寄存器的结果进行定标操作； DSP完成乘法操作步骤： （1）将数据存储器内容装载到T寄存器，用LT指令完成； （2）采用乘法指令完成乘法操作； （3）将乘法结果P寄存器的内容进行移位操作后送入CALU或保存在数据存储器中； 中央算术逻辑单元CALU CALU的功能： （1）将输入定标器或P寄存器的输入32位数据进行算术（加、减法）、布尔逻辑运算 、移位和循环操作等； （2）输出移位寄存器将ACC的结果复制，并根据指令中的移位位数将其内容移动0~7位，然后通过SACH或SACL指令把移位器的高位字或低位字存储到数据存储器中。 辅助寄存器和辅助寄存器算术单元 状态寄存器ST0、ST1 状态寄存器功能： 反映当前CPU的工作状态； 对CPU的控制位进行设置，从而控制DSP的工作； 状态寄存器ST1 ARP: 可以决定在间接寻址方式中使用哪个辅助寄存 器。当ARP被装载时，旧的ARP值被复制到 ARB中； OV—溢出标志位，指明CALU中是否发生溢出， OV=1，发生溢出； OV=0, 未发生溢出； INTM—中断方式位，用以允许或禁止所有可屏蔽中断， INTM=1,开放所有可屏蔽中断 INTM=0,禁止所有可屏蔽中断 DP—数据页指针，当一个指令采用直接寻址方式时，9位的DP字段与指令字的7个最低位连接，从而构成一个16位的数据存储器地址； 状态寄存器操作： （1）状态寄存器的装载，即将某个值写入ST0或ST1，如LST #0, 60h （2）状态寄存器的存储，即将状态寄存器的值写入数据存储器，如：SST #0，60H （3）状态寄存器的控制位设置，即将ST0或ST1的某一位置1，如:SETC INTM； （4）状态寄存器的控制位清除，即将ST0或ST1的某一位清0，如：CLRC INTM DSP的中断系统 C2000系列中断系统 C2000系列可屏蔽中断 C2000系列中断相关寄存器 中断标志寄存器IFR: 表示出中断状态，或指出挂起的中断 中断屏蔽寄存器IMR: 屏蔽或使能中断处理 中断控制寄存器ICR: 控制某些中断处理过程 中断标志寄存器 中断屏蔽寄存器IMR 中断屏蔽寄存器ICR MODE：HOLD/INT1引脚模式选择位： MODE=0，为双边沿出发模式，适合完成HOLD操作，使该引脚上的上升沿和下降沿均可触发中断请求； MODE=1，为单沿触发模式，只有引脚上的下降沿可以出发中断请求，适合于启动中断INT1； 中断系统小结： 系统上电复位后应对中断控制寄存器ICR和中断屏蔽寄存器进行相应的初始化，选择中断触发信号源和工作模式，并开放相应的中断矢量； 对于INT2和INT3应在中断服务程序中，判断中断控制器ICR的相应位，并根据中断触发信号源执行相应的服务程序； 在中断服务程序返回前，应向中断标志寄存器IFR的相应位写1，清除中断挂起（DSP在执行完中断服务程序后，不自己清楚中断标志！） * * 2.1 TMS320C2000的总线结构 总线分类： 数据总线：提供数据存储器和程序存储器内容； 地址总线：提供存储器的地址信息； 控制总线：控制存储器的读、写操作； 将数据送至程序存储器和数据存储器 数据写数据总线 DWEB 将数据存储器中内