STTL型同步可逆四位二进制计数器.PDF

54LS191/74LS191 STTL 型同步可逆四位二进制计数器 特点 外引线排列图 ·可对四位二进制数进行计数 ·有一条可逆计数控制线 ·有计数使能控制输入 ·有级联脉冲时钟输出 ·可由送数控制进行异步预置 ·并行输出 ·可级联到n位应用 典型参数： f 工作频率=25MHz Pd=100mW 说明： 本电路复杂程度为 58 个等效门，是同步可逆四位二进制计数器。本电路通过同时 触发所有触发器而提供同步操作，以便在使用控制逻辑结构时，输出端的变化可相互吻 合。本工作方式避免了一般用异步(行波时钟)计数器所带来的计数输出的尖峰脉冲。 若使能输入端置低电平，四个主从触发器的输出将在时钟输入从低到高的跳变中被 触发。使能输入端置高电平时，禁止计数。仅当时钟输入端是高电平时，使能输入端才 能有电平变化。当可逆（ ）输入端处于低电平时，进行加计数，当可逆（ ）输入 端处于高电平时，进行减计数。仅当时钟输入是高电平时，可逆输入才能有电平变化。 这种计数器是可编程序的，即可通过将置数输入置于低电平并在数据输入端送入所 需数据而将输出端预置到任一电平。输出随数据输入而变，不受时钟输入电平的影响。 根据这一特点，用置数输入将计数长度略加改变便可将计数器作模—N 除法器使用。 时钟、加/减和置数输入都加了缓冲器，从而大大降低驱动要求。 为便于进行级联，采用了两个输出：脉冲时钟输出和最大/最小计数输出。当计数 器发生溢出或下溢时，后一输出将产生一个高电平输出脉冲，其宽度约等于时钟的一个 整周期。出现溢出或下溢情况时，脉冲时钟输出将产生一个低电平输出脉冲，其宽度等 于时钟输入的低电平部分。若使用并行时钟脉冲，则计数器的级联方式是把脉冲时钟输 出送到下一级计数器的使能输入；若使用并行使能，则级联方法是把脉冲时钟输出送到 下一级计数器的时钟输入。高速应用时，可用最大/最小计数输出进行超前进位。 天水天光半导体有限责任公司（八七一厂） 2005.1 版 54LS191/74LS191 STTL 型同步可逆四位二进制计数器 逻辑图 天水天光半导体有限责任公司（八七一厂） 2005.1 版 54LS191/74LS191 STTL 型同步可逆四位二进制计数器 典型清除、计数时序 （工作）方式选择表 脉冲时钟输出真值表 输 入