基于Quartus_7_2自定制PWM外设的研究.pdf

年 月 第 期 2009 4 电 脑 学 习 2 基于QuartusII 7．2 自定制PWM 外设的研究 覃洪英* 张正炳 摘 要：本文重点阐述了PWM 自定义逻辑元件在QuartusII 7．2 软件上的添加和调试过程，以及QuartusII 7．2 和QuartusII 6．0 软件在定制自定义外设时的区别。 关键词：QuartusII 7．2 PWM 自定制外设 NiosII 中图分类号：TP306 文献标识码：A 文章编号：1002－2422 （2009）02－0141－03 Research on User－defined Off－chip PWM Device Based on QuartusII 7．2 Qin Hongying Zhang Zhengbing Abstract: The paper focuses on the adding and debugging process of user－defined PWM component based on QuartusII 7．2,and Keyword: also the difference of user－defined component in QuartusII 7．2 and QuartusII6．0． QuartusII 7．2 PWM User－defined Off－chip Device NiosII QuartusII 是Altera 公司的第四代可编程逻辑器件集成 备的寄存器和其访问方法；定义并实现设备驱动功能；在 开发环境，提供了完整的多平台设计环境，能满足各种特定 main （）中测试设备驱动功能；把设备驱动集成到HAL 中。 设计的需要，是单芯片可编程系统（SOPC）设计的综合性 2 PWM 外设的设计 环境和SOPC 开发的基本设计工具，并为Altera DSP 开发 2．1 PWM 逻辑的硬件设计 包进行系统模型设计提供了集成综合性环境。笔者通过使 2．1．1 PWM 任务逻辑的设计 用QuartusII 6．0 及近期使用QuartusII 7．2 的经验，详细研 PWM 任务逻辑由时钟（CLK）、输出信号（PWM＿OUT－ 究了在QuartusII 7．2 版本下定制包含PWM 控制器设备的 PUT）、寄存器、32 位计数器以及32 位的比较电路等组成。 系统设计方法。 CLK 作为32 位计数器的时钟信号，32 位比较电路比较32 1 NiosII 上自定制avalon 外设的方法 位计数器当前值与占空比设定寄存器（Duty Cycle Regis－ NiosII 是Altera 公司推出的第二代嵌入式软核处理器， ter）中的值来决定 PWM 输出信号输出高或低电平。当计 avalon 交换式总线是一种专用的内部连线技术，实现niosII 数器的值小于或等于占空比寄存器时，PWM＿OUTPUT 输出 与外设间的通信及设备间的信息传递。包含在QuartusII 软 低电平，否则输出为高电平。考虑到PWM 的周期控制，需要 件中的 SOPC Builder 为建立 SOPC 设计提供了图形化环 产生一个基准的可控制周期的时钟信号，用PWM 周期设定 境。SOPC 由CPU、存储器接口、标准外设和用户自定义的外 寄存器（Period Register）来设置PWM＿OUTPUT 的信号周 设等组件组成。SOPC Builder 允许选择和自定义系