单片机的基本结构PPT.ppt

第二章 89C51单片机硬件结构和原理 第一节 MCS-51单片机的性能及结构 MCS-51系列单片机无论是片内RAM容量、I/O口功能、系统扩展能力、指令系统、引脚等都基本相同。在制造技术上，MCS-51系列单片机按两种工艺生产。一种是HMOS工艺，即高密度短沟道 MOS工艺。另一种是CHMOS工艺，即互补金属氧化物的HMOS工艺生产 89C51单片机结构功能框图 1．中央处理器CPU （1）运算器 包括一个可进行8位算术运算和逻辑运算的ALU单元，8位的暂存器TMP1和暂存器TMP2，8位累加器ACC，8位寄存器B和程序状态寄存器PSW。 （2）控制器 包括程序计数器PC、指令寄存器IR、指令译码器ID、振荡和定时电路等部分。 2．存储器 （1）程序存储器ROM 89C51及8751片内均有4KB字节容量的程序存储器，地址0000H开始，用于存放程序和表格常数，8031片内无ROM，使用时要进行片外扩展。 （2）数据存储器RAM 89C51/8031/8751片内数据存储器均为128B，地址为00H～7FH，用于存放运算的中间结果、数据暂存及数据缓冲等。 3．I/O接口 89C51有四个8位并行接口，即P0～P3，它们是双向端口，可用于输入也可用于输出，每个端口各有8条I/O口线。 控制信号引脚 1．RST/VPD（9脚）复位信号 RST是复位信号输入端，高电平有效。时钟电路工作后，在此引脚上连续出现两个机器周期的高电平，就可以完成复位操作。同一引脚的VPD是备用电源输入端（即VPD接+5V备用电源）。在VCC掉电时，为保证RAM中的信息不丢失，可使用此引脚完成掉电保护功能。 2．ALE/ (30脚）地址锁存信号 当CPU访问片外存储器时，ALE用于锁存P0口输出的低8位地址信息到片外地址锁存器。之后，P0口作地址/数据复用口，P0口的信息究竟是地址还是数据完全由ALE来判别，ALE高电平期间，P0口出现的是地址信息，ALE下降沿到来时，P0口上的地址信息被锁存，在ALE低电平期间P0口上出现指令和数据信息。 此引脚的第二功能是对片内带有4K EPROM的89c51编写固化程序时，作为编程脉冲输入端。 3． （29脚）：片外程序存储器读选通信号。 低电平有效。89c51在访问片外程序存储器时，此引脚端输出负脉冲作为读片外程序存储器的选通信号。 4． /VPP（31脚）：内部和外部程序存储器选择信号 高电平: CPU先访问片内4KEPROM/ROM，执行内部程序存储器中的指令，但在程序计数器超过0FFFH时（即地址大于4KB时），将自动转向执行片外大于4KB程序存储器内的程序。 低电平（接地）:CPU只访问外部程序存储器. 此引脚的第二功能VPP，在对EPROM编程固化程序时，需施加21V编程电压。 I/O（输入/输出）端口 MCS-51单片机有4个双向并行的8位I/O口P0～P3，P0 口为三态双向口，可驱动8个TTL电路，P1、P2、P3口为 准双向口（作为输入时，口线被拉成高电平，故称为准 双向口），其负载能力为4个TTL电路。 1)．P0口（P0.0～P0.7，占39～32脚） P0口为三态双向口，图2-4是P0口的某一位的结构图。它包括一个输出锁存器、两个三态输入缓冲器，一个输出驱动电路和一个输出控制端。 1.P0口作为一般I/O口使用 （C=0） 无外扩存储器 输入口用时，应先向锁存器写入“1”，使 =0，因为控制线为 “0”，因此T1与T2全截止，引脚处于高阻抗输入状态，以避免由于T1 并接在引脚上，T1的导通误将高电平拉成低电平而误读。当CPU读端口 数据时，“读引脚”信号有效，打开三态缓冲器，端口数据经缓冲器 读入内部总线。 P0口作为地址/数据总线使用（C=1） 访问外扩存储器 1)低8位地址/数据总线： 2）输入口： 总结:(1)当P0作为输出时，输出级漏极，必须外接10K欧的电阻，才 能有高电平输出； (2)当P0作为输入时，必须先向锁存器写1，使FET2截至； (3)当P0作为地址/数据总线时，就无法在用作I/0口使用。 2)．P1口（P1.0～P1.7，占1～8脚） P1口是一个准双向I/O口，某一位结构如图2-5所示。P1口在结构上与P0口的区别是：没有多路开关MUX和控制电路部分，输入驱动电路与P0也不相同，只有一个场效应管，上拉电阻与电源相