DRAM介绍.pdf

关于DRAM 的介绍 夏航 5122119049 前言： 随机存取存储器（英文：randomaccessmemory，RAM）又称作 “随机存储器”，是与 CPU直接交换数据的内部存储器，也叫主存。它可以随时读写，而且速度很快，通常作为 操作系统或其他正在运行中的程序的临时数据存储媒介。 存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储 器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。 按照存 储信息的不同，随机存储器又分为静态随机存储器 （英文：StaticRAM，SRAM)和动态随机 存储器（英文DynamicRAM，DRAM)。 本文将主要介绍DRAM。 简介： DRAM （DynamicRandomAccess Memory），即动态随 机存取存储器最为常见的系统内存。DRAM 只能将数据保持 很短的时间。为了保持数据，DRAM使用电容存储，所以 必 须隔一段时间刷新（refresh）一次，如果存储单元没有被刷新， 存储的信息就会丢失。 （关机就会丢失数据）。右图为三管动 态RAM存储电路 结构： L-bank为相应个行R和列C 的 可以进行存储的矩阵； 芯片一般以 4 个 L-bank (Logic bank）组成。 工作原理： MOS DRAM 的标准框架如图所示，每个记忆单元可存储一个位元的数位资料0或1， 记忆单元藉由行 (row)与列(column)方式的排列形成二次元阵列，假设由 n 行和 m 列的记 忆单元所排列成的二次元阵列时可 以构成 n×m=N 位元记忆体。当资料写入或由记忆单元 中讀取时，是将记忆单元的位址输入行和列位址缓冲器(addressbuffer)，并利用行 解码 器(rowdecoder)选择 n 条字元线(wordline)中特定的一条， 当选择字元线之后，列解码 器(columndecoder)会选择 m 条位元线其中的一条，被选择的位元线之感应放 大器透过资 料输出入线(I/O 线)与输出入线路連接，然后根据控制线路的指令进行资料讀取或写入。其 中。 DRAM与SRAM的比较： （1）从存储机理来看： DRAM，动态随机存取存储器，利用的是触发器的记忆功能，需要不断的刷新，才能保 存数据。 而且是行列地址复用的，许多都有页模式。 SRAM，静态的随机存取存储器，利用的是电容中电荷的有无，加电情况下，不需要刷 新，数据不会丢失，而且，一般不是行列地址复用的。 （2）从芯片结构看： DRAM存储阵列为多页面结构，地址线为行地址和列地址分别传送，由行选通(RAS) 信号和列选通信号控制。数据线分为输入和输出，WE有效为写，无效为读。 SRAM 内部由存储矩阵、地址译码器、存储控制逻辑和I/O缓冲器组成。 （3）从应用方面看： SRAM的速度非常快，在快速读取和刷新时可以保持数据完整性，即保持数据不丢失。 SRAM在PC平台上就只能用于CPU 内部的一级缓存以及内置的二级缓存。而我们所说的 “系统内存”使用的应该是DRAM。 DRAM 的应用比SRAM要广泛，结构较SRAM要简单许多，无论是集成度、生产成本 以及体积，DRAM都比SRAM具有优势 未来的DRAM： 2012和2013年DDR3 占市场份额分别达到92%和94%，预计从2014年开始下降， 同时预计DDR4将在2014年首次大量上市，一举拿下 12%的份额。DDR4处理数据的速 度比DDR3快得多，其标准即将制定完毕。到2015年，形势将发生变化，DDR4的份额将 上升到56%，而DDR3则将降到42%，届时总体DRAM模组的出货量将达 11亿个左右， 目前DRAM技术稳定，一种新的DRAM形式似乎准备向高性能服务器电脑领域发起初 步冲击。低负载双列直插内存模组(LRDIMM)，主要采用16G 以及更高的密度，将显著提 高企业服务器和主机电脑等高性能计算平台的内存容量。LRDIMM允许持续加载和增加专 业系统的内存容量，将克服极高内存密度情况下出现的信号完整性下降以及性能受束缚的问 题。 DRAM应用： 1.DRAMControllerStatus Register(Address:0x7E001000)DRAM，状态寄存器，这 是一个RO寄存器，用于读取DR