数字电压表剖析.docx

北京邮电大学数字电路综合实验报告专业：信息工程班级：姓名：学号：简易数字电压表实验名称及任务实验名称：设计实现简易数字电压表实验要求： （1）测量对象：1~2 节干电池。（2）AD 参考电压：2.5V即电压表最大量程为2.5V。（3）用三位数码管显示测量结果，保留两位小数。（4）被测信号超过测量范围有溢出显示并有声音提示。（5）按键控制测量和复位。系统设计过程2-1．设计思路：在做电压表时，首先确定电压表要求达到的功能，判断电压表具有三个状态，1即是没有电压输入的等待测量状态，2是有正常电压输入的测量状态，3是输入电压超出电压表量程的溢出状态。要实现待测量状态，要求电压表要具有控制开关控制电压表是否能进行测量，和复位信号以使电压表归零。电压表的测量状态既是要实现电压表的关键，同时又是实现电压表的最困难的一部分。在这一部分，首先充分学习数字电压表的关键元件ads7816，它完成的功能是采集测量输入电压将其转换12个串行输出的数字信号，然后用74164和74373模块将串行数据转化成并行数据并将其锁存下来，输入到译码器，最后经过数码扫描显示电路，让数码管显示测量结果。输入电压溢出状态，电压表处于这一状态时，输出一时钟信号控制蜂鸣器，使其发出警报。2-2.总体框图：2-3.框图分析：时钟输入信号经过分频，输入到ads时钟输入端，经过ad芯片，输出数据data和片选信号cs。Data信号输入串并转换器的数据输入端，cs信号输入串并转换器的控制端，当cs片选信号在低电平时，ads采集数据并完成数据的串并转换。当cs为高电平时，ads停止采集数据，使其满足ads的时序图，保证ad转换器的正常工作。且串并转换器停止工作，而保持原来状态。保证数码管的稳定显示。2-4.分块设计：串并转换器：设计思路：串并转换器由74146移位寄存器和74373锁存器组成，74146将串行数据转为并行输出，74373将并行数据存储。模块原理图：二进制码转bcd码译码器：设计思路：将串并转换器的输出12位bit的二级制向量，转换为3组bcd码，其中存在如下的转换关系：设采集到的12位二进制数对应的十进制数位x；12个1的bit对应的十进制数对应的十进制数为y；三组bcd码的高，中，低位对应的十进制数分别位a，b，c；转换关系为：a*100+b*10+c=x/y*2.5*100；模块原理图：数码管扫描显示：设计思路：人眼能分辨的频率在50Hz以下，当数码管动态扫描频率大于人眼能分辨的频率时，看起来就是三个数码管一起显示。即，该模块通过分频器和计数器来实现数码管的动态扫描，分频器每来一个时钟，计数器的状态发生一次变化，该状态的变化，导致数码管的选通信号cat[5..0]发生变化，从而分别点亮三段数码管。解决电压显示问题。模块原理图:仿真波形及波形分析3-1.串并转换器仿真分析：仿真图：仿真分析（原理图）：如上图，ads的时钟输入端dclk，经过控制信号产生模块，输出cs，和cs1片选信号，在仿真图中，dclk每来十五个时钟下降沿，片选信号为一次高电平，此时，ads停止采样。ads的数据输出信号data送入到移位寄存器，在cs为低电平时，进行数据移位操作，同时，锁存器将数据锁存起来，等到cs1来一个高电平，将串行转并行的最后结果输出。即是仿真图的dataout[]。3-2.二进制转bcd码仿真分析：仿真图：仿真分析（原理图）：如图所示，当ads数据输出端输出data的12bit全为1的时候，经过译码器后，输出三位bcd码245，代表所测电压值为2.45V，当最高位输出0，其余为1时，输出三位bcd码为123，代表所测电压值为1.23V。其中的转换关系，见上述的设计思路。3-3.数码扫描显示仿真分析：仿真图：仿真分析（原理图）：如上图：d1，d2，d3为数据输入端，c[1..0]为计数器状态输入，switch为电压表控制开关，clear为测量复位信号，在switch为0时，数码管cat[5..0]全为1，此时数码管不显示。当clear为1时，数码管显示3个0。当其正常工作时，数码管进入动态扫描状态，由cat信号选择发光的数码管，由dout控制所要显示的数字，point控制小数点。且当测量电压溢出时，将fmqin输入信号赋给fmqout，使其报警。源程序及代码4-1.串并转换部分源程序：其中control模块为控制信号产生部分。源程序为：libraryieee;use ieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entity control isport(clk: in std_logic; control1: out std_logic; control2: out std_logic);end