- 1、本文档共46页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字电路-5-触发器剖析
解决了电平触发方式存在的空翻现象 主触发器的状态受RS控制 从触发器的状态受主触发器输出的控制 CP=1期间 从触发器的状态维持原状不变 CP从1?0时 主触发器的状态维持原状,不再受RS控制 (3)逻辑符号 CP=1期间 随时接收SR的请求(可以多次更改) CP由1→0时 提交请求截止 同时根据中间结果改变最终的输出状态 ▲动作特点 但并不改变最终的输出状态,仅仅改变中间结果 (2)功能表 CP S R Qn+1 功能 × × × Q 维持 0 0 Qn 保持 0 1 0 复位 1 0 1 置1 1 1 不定 不允许 CP的下降沿改变状态 (1)逻辑图 2. 主从JK触发器 功能表 逻辑符号 解决了R=S=1时次态不确定的情况 CP J K Qn+1 功能 × × × Q 维持 0 0 Qn 保持 0 1 0 复位 1 0 1 置1 1 1 翻转 特性方程 5.5 边沿触发的触发器 缩短接收输入请求的时间 仅仅在改变状态的之前的瞬间接收请求, 并立即改变状态 秒杀! 进一步提高了抗干扰能力 接收请求与改变状态几乎是同一瞬间完成 ***边沿触发器实现的方式**** 维持阻塞式 CMOS传输门式 两个电平触发式触发器构成 利用门的传输延迟时间构成 逻辑符号 D Q CLK Q 边沿触发 下降沿触发 CP J K Qn+1 功能 × × × Q 维持 0 0 Qn 保持 0 1 0 复位 1 0 1 置1 1 1 翻转 功能表 也可以用箭头 表示 带异步置位、复位的触发器 SD RD SD、RD不受时钟控制 可以直接给触发器预置一个状态 T触发器 T Q CLK Q CP T J Q CLK K Q CP T 不同功能触发器之间可以相互转换 (有时需要额外的门电路) T Qn+1 功能 0 Qn 保持 1 翻转 功能表 特性方程 5.6触发器的逻辑功能及描述方式 逻辑功能 SR触发器 JK触发器 T触发器 D触发器 描述方式 逻辑符号 特性方程 状态转换图 特性表(功能表) S R 功能 0 0 保持 0 1 0 复位 1 0 1 置1 1 1 非1、非0 SR触发器 功能表 特性方程 0 1 S=0 R=× S=× R=0 S=1 R=0 S=0 R=1 状态转换图 JK触发器 J K Qn+1 功能 0 0 Qn 保持 0 1 0 复位 1 0 1 置1 1 1 翻转 功能表 特性方程 0 1 J=0 K=× J=× K=0 J=1 K=× J=× K=1 状态转换图 功能表 D Qn+1 功能 0 0 复位 1 1 置1 D触发器 特性方程 0 1 D=0 D=1 D=1 D=0 状态转换图 T触发器 T Qn+1 功能 0 Qn 保持 1 翻转 功能表 特性方程 0 1 T=0 T=0 T=1 T=1 状态转换图 ▲不同触发方式与动作特点 电平触发 脉冲触发 边沿触发 CP有效期间,随时接收输入请求并立即改变结果 在一段时期先接收输入请求,并立即改变中间结果 然后在脉冲边沿根据中间结果改变最终结果 在脉冲边沿瞬间接收请求并立即改变结果 作业 P248 5.1 5.5 5.10 5.15 数字电路 Digital Circuit 西南大学 物理科学与技术学院 马忠平 数字电路 Digital Circuit 西南大学 物理科学与技术学院 马忠平 数字电路 Digital Circuit 西南大学 物理科学与技术学院 马忠平 第五章 触发器 5.1 概述 1. 触发器 ▲在外触发下,两个稳态可相互转换 ——构成时序逻辑电路的基本单元电路 基本特性 ▲能够存储一位二值信号 ▲两个稳态,分别表示0和1 ▲有两个互补输出端 注意:必须是互补输出 2. 触发方式 电平触发 脉冲触发 边沿触发 3. 触发器分类 按照电路结构形式分类 基本SR触发器 主从触发器 维持阻塞触发器 CMOS边沿触发器 按照触发器逻辑功能分类 按照存储数据的原理分类 动态触发器 SR触发器 JK触发器 T触发器 D触发器 静态触发器 Q R S Q 逻辑图 1. 由或非门构成的基本RS锁存器 逻辑符号 5.2 SR锁存器 ——各种触发器的基本构成部分 Set Reset S R Q Q S R Q R S Q 功能表 ——初态 ——次态 0 0 0 1 0 1 功能 0 0 0 0 0 1 0 1 0
文档评论(0)