VHDL描述逻辑门电路.ppt

（一）库和程序包 库和程序包用来描述和保留元件、类型说明函数、子程序等，以便在其它设计中可以随时引用这些信息，提高设计效率。 （一）库和程序包 USE语句指明库中的程序包。一旦说明了库和程序包，整个设计实体都可以进入访问或调用，但其作用范围仅限于所说明的设计实体。USE语句的使用将使所说明的程序包对本设计实体部分或全部开放。 （一）库和程序包 （二）库和程序包 （一）库和程序包 （一）库和程序包 （二）库和程序包 （二）VHDL的实体(Entity ) ENTITY 实体名 IS PORT（端口名： 端口类别 信号类型； ┇ 端口名： 端口类别 信号类型 ）； END 实体名; （二）VHDL的实体(Entity ) （二）VHDL的实体(Entity ) 端口说明 描述端口的名称、模式和数据类型。 端口: 实体的每一个输入、输出信号称为端口，对应于硬件电路图或芯片的一个引脚。 端口说明 ENTITY 实体名 IS PORT（端口名： 端口类别 信号类型； ┇ 端口名： 端口类别 信号类型 ）； END 实体名; 端口的五种模式 ①?输入模式(IN) ②?输出模式(OUT) ③?双向模式(INOUT) ④?缓冲模式(BUFFER) 端口的五种模式 端口的五种模式 端口的五种模式 端口的五种模式 端口的五种模式 Out与Buffer的区别 （三）结构体 （三）结构体 结构体格式： ARCHITECTURE 结构体名 OF 实体名 IS [结构体说明部分]； BEGIN 功能描述语句； END结构体名; （三）结构体 （三）结构体 * * VHDL描述逻辑门电路 库（LIBRARY） 库是经编译后的数据的集合，它存放包集合定义、实体定义、结构定义和配置定义 库语句的格式为： LIBRARY 库名； USE语句有以下两种常用的格式： USE 库名.程序包名.项目名; USE 库名.程序包名.ALL; 第一种语句格式的作用是向本设计实体开放指定库中的特定程序包内的所选定的项目。 第二种语句格式的作用是向本设计实体开放指定库中的特定程序包内的所有内容。 例如： LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_1164.STD_ULOGIC; 此例中，第一个USE语句表明打开IEEE库中的STD_LOGIC_1164程序包，并使程序包中的所有公共资源对本语句后面的VHDL设计实体程序全部开放，关键词ALL代表程序包中的所有资源。第二个USE语句开放了程序包STD_LOGIC_1164中的STD_ULOGIC数据类型。 STD_ULOGIC ：可枚举数据类型 VHDL中的库大致可归纳为5种： IEEE库。常用的资源库。IEEE库包含经过IEEE正式认可的STD_LOGIC_1164包集合和某些公司提供的一些包集合，如STD_LOGIC_ARITH（算术运算库）、STD_LOGIC_UNSIGNED等。 STD库。VHDL的标准库。库中存放有称为“standard”的标准包集合，其中定义了多种常用的数据类型，均不加说明可直接引用。STD库中还包含有称为“textio”的包集合。在使用“textio”包集合中的数据时，应先说明库和包集合名，然后才可使用该包集合中的数据。 ASIC矢量库。在VHDL语言中，为了进行门级仿真，各公司可提供面向ASIC的逻辑门库。在该库中存放着与逻辑门一一对应的实体。为了使用面向ASIC的库，对库进行说明是必要的。 WORK库。WORK库是现行作业库。设计者所描述的VHDL语句不需要任何说明，将都存放在WORK库中。WORK库对所有设计都是隐含可见的，因此在使用该库时无需进行任何说明。 用户定义库。用户定义库简称用户库，是由用户自己创建并定义的库。设计者可以把自己经常使用的非标准（一般是自己开发的）包集合和实体等汇集成在一起定义成一个库，作为对VHDL标准库的补充。用户定义库在使用时同样要首先进行说明。 上述5类库中，除了STD库和W