CH5存储器、存储管理和高速缓存技术.ppt

82385控制的双路组相联方式Cache子系统 双路组相联方式时的Cache目录、Cache及主存之间的关系 82385控制的双路组相联方式Cache子系统 双路组相联方式下82385从Cache中选1个区块 Pentium两级Cache组织 内存 主存、二级Cache（一级Cache的后备 ）、一级Cache 一级Cache 代码Cache、数据Cache 二级Cache 代码、数据合在一起 通过内部总线与一级Cache连接 Pentium的两级Cache组织 二级Cache与一级Cache间 采用MESI一致性协议 每个Cache行分别用M、E、S、I表示可存取状况 M——Modified（修改） E——Exclusive（独占） S——Shared（共享） I——Invalid（无效） MESI一致性协议 M（一个Cache行处于M状态） 已被修改过——必威体育精装版，可读/写，写回主存后改为S状态 S 可共享，读时不需要总线操作,写需要写回主存. E 没有被修改过，写后成为M状态 I 内容无效，对I状态的Cache行读则不命中，需要从主存取数据对其填充。 MESI一致性协议 一级代码Cache 不允许写入，只有S、I两种状态 从二级代码Cache传送到一级代码Cache的Cache行总是处于S状态 一级数据Cache CPU读取而不命中时，向二级Cache发请求 CPU写且命中时，S、M、E状态的成为M状态 CPU写但未命中时，若二级Cache命中，则复制到一级Cache，状态分别成为I、M状态；二级未命中，则需要总线操作后，二者都成为M状态 Pentium的Cache操作特点 当一级代码Cache和一级数据Cache出现不命中时，会向二级Cache请求读取所需的Cache行 二级Cache接受一级Cache的请求后，开始查找，如果命中，将找到的信息送一级Cache供CPU使用。一级Cache和二级Cache之间的数据按64位传输 如果二级Cache没有找到所需要的Cache行，则二级Cache向总线部件发请求，经过总线部件的识别和仲裁后，再向主存发信息读取请求，从主存取得信息送一级Cache和二级Cache Pentium的Cache操作（续） 二级Cache与主存交换数据时，Cache行的长度为32字节（256位），但每次传输64位；一级Cache和二级Cache内部，Cache行的长度为64位 当一级数据Cache执行一次写操作并命中时，CPU将一级Cache的数据同时写入二级Cache 对于一级Cache中M状态的Cache行，Cache控制器会将其复制到二级Cache；对于二级Cache中M状态的Cache行，Cache控制器会将其写回到主存 Pentium的Cache操作（续） 不管用哪一种写回方式，二级Cache中的数据被修改以后也都会对主存中的数据进行修改 二级Cache向主存发请求取信息时，先把最急需的64位信息从主存读取并传送到一级Cache，以便执行部件马上进行后面的操作，对整个32字节的传输采用轮回方法 影响Cache性能的因素 Cache芯片的速度 Cache的容量 Cache的级数 Cache的组织方式 Cache行的大小 Cache对主存的写回方式 本章结束 Thank you! 3.Pentium中的三类地址 物理地址 和芯片上的地址信号相对应 为每个存储单元在存储体中指定唯一的地址 分页部件将线性地址转换为物理地址 如果分页部件处于禁止状态，线性地址就是物理地址 转换时间 几乎为0 5.3.1 分段管理 段——独立且连续的存储空间 相关的控制信息：段的基址、界限、访问的优先级、共享性、访问的特性（读/写） 段描述符 把有关段的信息，即：段基址、界限、访问属性全部存放在一个称为段描述符的数据结构中 并把系统中所有的描述符编成表，以便硬件查找和识别 三种描述符表——GDT、LDT、IDT 使用描述符表带来的优点 可大大扩展存储空间（存储空间取决于描述符数量和每个描述符能表示的段长度） 可实现虚拟存储（描述符属性位指示对应段是否在内存或磁盘，在磁盘及时调入内存） 可实现多任务隔离（除与系统有关的操作访问GDT，其余的只能访问LDT，每个任务有独立空间，就像每个任务独享CPU） 5.3.2 1.段选择子 通常由系统程序的链接程序（Linker）或装配程序（Loader）指定、修改。 段描述符索引字段DI 13位(在GDT或LDT中选择一个描述符) 描述符指示标志TI 选择GDT（TI=0）还是LDT（TI=1） 请求特权级字段RPL（共4级，0级最高） 为了保护段 5.3.3 2.段描述符 32位的段基址——在物理空间的开始位置 段类型S 0为系统段（TSS、LDT、各种门），1为非系统