EDA技术和工具.ppt

数据类型 扩展名 描述 设计源代码 .v Veirlog .vhd VHDL .edif EDIF 综合脚本 .con 约束条件 .scr 脚本文件 报告和日志 .rpt 报告文件 .log 日志文件 设计数据库 .db Synopsy库文件 文件扩展名 在文件的组织过程中，为了对文件进行有效的控制，简化文件的使用和查找，必须采用一定的文件目录结构，将文件一一对应放置。文件目录结构的选择和采用的综合策略有关。 综合策略分为两种： 一种是自上而下(Top－Down)， 一种是自下而上(Bottom－Up)。 这两种综合策略适合的目录组织结构分别如下图所示。 综合工具利用逻辑单元库中的逻辑器件将RTL逻辑描述文件进行编译和优化，转换成门级电路。选择和设置逻辑单元库是综合过程开始的前提。 （1）选择半导体厂商 逻辑单元库的选择和采用的后端工艺有很大的联系。很多厂商都能够提供后端的支持，应当根据产品功能和效率的要求，选择合适的半导体厂商，采用相应的逻辑单元库和工艺。在选择半导体厂商的过程中，应当考虑下面的因素： 2、 选择和设置逻辑单元库 ．物理特性； ．功耗要求； ．封装要求； ．时钟树实现方案； ．布局布线； ．设计中能使用的模块组件，如RAM等； ．可直接使用的IP核； ．提供的测试和扫描链策略(DFT)。 (2) 设置综合库文件 下表是在逻辑综合过程中DC要设置的库文件参数。 类型 参数 默认 文件扩展名 目标库 Target_library {“your_library.db”} .db 链接库 Link_library {“*”, ”your_library.db”} .db 符号库 Symbol_library {“your_library.sdb”} .sdb Design ware库 Synthetic_library {} .sldb 目标库中包含了所提供的库逻辑单元的功能和特性。逻辑单元的特性包括逻辑单元名、引脚名、面积、时延参数和引脚的驱动能力。同时，目标库还定义了工作条件和wire load模型。在综合过程中，DC使用目标库中定义的基本单元实现RTL级的逻辑功能描述，利用器件特性和wire load模型计算数据路径时延，对逻辑电路进行优化。 目标库和链接库通常设为相同的值，如 target_library＝{lss4e_ss85.db lss4e_lvio_ss85.db lss4e_mbbrar_ss85.db} link_library = {* LMW.db} + target_library 由于综合后的设计模块在内存中同样是以库的形式表示，因此在设置链接库时，还应该加上“*“，从而让DC在连接步骤中能够找到这些处于内存中的已经编译过的设计模块。 在启动Design Compiler时需要设置初始环境，初始环境由一个名为.synopsys.setup的文件配置，DC在运行开始时，在当前的目录下首先查找并读取该文件，完成综合环境的初始化。在$synopsys_root/setup目录下，DC提供了一个.synopsys.setup的原始文件，其中包含了DC在启动时的一些基本配置。如果要改动这些基本配置，在本地的.synopsys.setup文件中更改这些属性即可。本地的.synopsys.setup文件主要是指定查找路径和库文件，相应的代码如下所示。 3、初始环境设置 /* configure search path */ search_path = search_path + {./lib} search_path = search_path + {./src} /* Define the target technology library, symbol library, and link libraries */ target_library = lsi_10k.sdb link_library = target_library + “*” designer = “your name” company = “synopsys, inc.” /* Define path directories for file locations */ source_path = “