《数字电子技术基础》_第6章_课件PPT.ppt

第 六 章; 教学内容; 教学要求 ;6.1 概述; 时序电路在任何时刻的稳定输出，不仅与 该时刻的输入信号有关，而且还与电路原来的 状态有关。; 二、时序逻辑电路的分类：;按输出特点可分为;三、时序逻辑电路的功能描述方法;特性方程：描述触发器逻辑功能的逻辑表达式。 驱动方程：（激励方程）触发器输入信号的逻辑 表达式。 时钟方程：控制时钟CLK的逻辑表达式。 状态方程：（次态方程）次态输出的逻辑表达式。 驱动方程代入特性方程得状态方程。 输出方程：输出变量的逻辑表达式。;2. 状态表;3. 状态图;4. 时序图;电路图;几个概念;例6.2.1;同步时序电路，时钟方程省去。;③计算、列状态转换表;画状态转换图;④作时序图 ;例6.2.3;代入D触发器的特性方程，得到电路的状态方程;输入 ;输入 ;④作时序图 ;6.3 若干常用的时序逻辑电路;同步触发器构成;二、移位寄存器;单向移位寄存器具有以下主要特点： （1）单向移位寄存器中的数码，在CLK脉冲操 作下，可以依次右移或左移。 （2）n位单向移位寄存器可以寄存n位二进制 代码。n个CLK脉冲即可完成串行输入工作， 此后可从Q0～Qn-1端获得并行的n位二进制数码，再用n个CLK脉冲又可实现串行输出操作。 （3）若串行输入端状态为0，则n个CLK脉冲后， 寄存器便被清零。;双向移位寄存器;2片74LS194A接成8位双向移位寄存器;Q0 Q1 Q2 Q3 ;本节小结：;本节小结：; 寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。;计数器 ;计数器;n位二进制同步加法计数器的电路连接规律：;4位二进制同步加法计数器;4位集成二进制同步加法计数器74LS161/163;4位同步二进制计数器74161功能表;4位同步二进制计数器74163功能表;驱动方程;4位集成二进制同步可逆计数器74LS191;4位同步二进制可逆计数器74LS191功能表;1;双时钟加/减计数器74LS193;2、同步十进制计数器; 同步十进制可逆计数器也有单时钟和双时钟两种结构形式。属于单时钟的有74LS190等，属于双时钟的有74LS192等。;二、异步计数器;触发器为下降沿触发，Q0接CLK1,Q1接CLK2。 若上升沿触发，则应 Q0′接CLK1,Q1′接CLK2。;3位异步二进制减法计数器;2、异步十进制计数器; 若计数脉冲由CLK0端输入，输出由Q0端引出，即得到二进制计数器；若计数脉冲由CLK1端输入，输出由Q1～Q3引出，即是五进制计数器；若将CLK1与Q0相连，同时以CLK0为输入端，输出由Q0~Q3引出，则得到8421码十进制计数器。;74LS290功能表;缺点：（1）工作频率较低； （2）在电路状态译码时存在竞争－冒险现象。;三、任意进制计数器的构成方法;置零法：适用于有清零输入端的集成计数器。原理是不管输出处于哪一状态，只要在清零输入端加一有效电平电压，输出会立即从那个状态回到0000状态，清零信号消失后，计数器又可以从0000开始重新计数。 ;置数法：适用于具有预置功能的集成计数器。对于具有预置数功能的计数器而言，在其计数过程中，可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CLK脉冲作用后，计数器会把预置数输入端D0D1D2D3的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。;1. N M 原理：计数循环过程中设法跳过N－M个状态。 具体方法：置零法 置数法 ;例6.3.2;1;改进电路;置数法 ;1;Q3Q2Q1Q0;Q3Q2Q1Q0;P350 题6.15;当A=1时;当A=0时;例:用集成异步二—五—十进制计数器74LS290接成六进制计数器（模六）。（不用其他元件）。已知74LS290的逻辑示意图和功能表。;74LS290功能表;Q3Q2Q1Q0;以下电路连接是否正确？;这样接是正确的。;置9法构成六进制 ;P350 题6.17;当MN时，需用多片N进制计数器组合实现;串行进位方式：以低位片的进位信号作为高位片的时钟输入信号。;例6.3.3 用两片同步十进制计数器接成百进制计数器.;②串行进位方式;例6.3.4 用两片74LS160接成二十九进制计数器.;②整体置数方式;四、移位寄存器型计数器;状