- 1、本文档共12页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
东南大学VLSI复习ppt
集成电路的变化趋势 电子管-晶体管-集成电路-超大规模集成电路 哪些内容发生了变化?如何变化?有没有规律? 芯片成本如何计算 芯片成本如何计算? die成本和 面积的关系? time2market为什么重要? 如果提高设计产出? n+ n+ S G D + 物理器件 晶体管电路 门电路 功能模块 芯片 IP MOS管的工作状态 和饱和有关的二级效应 沟道长度调制 速度饱和 MOS寄生电容 Overlap is capacitor Overlap is capacitor ? tpHL tpLH MOS管尺寸比对VTC的影响 0 0.5 1 1.5 2 2.5 0 0.5 1 1.5 2 2.5 V in (V) V out (V) Wider PMOS Wider NMOS Nominal 构建CMOS电路 VDD F(In1,In2,…InN) In1 In2 InN In1 In2 InN PUN PDN PMOS only NMOS only … … OUT = D + A ? (B + C) D A B C D A B C 用等效倒向器的方法确定MOS管尺寸 1. CMOS电路的优缺点 2. 为什么不用NMOS做PUN? Fanin/Fanout和性能的关系 CMOS对Fanin的要求 Elmore延时模型 tp = a1FI + a2FI2 + a3FO 传输门电路如何级联 D C B A D C B A CL C3 C2 C1 tpHL = 0.69 Reqn(C1+2C2+3C3+4CL) CMOS时序电路 时序电路与组合电路的区别? 概念 常见的两种存储的机制? 概念 主从式寄存器的结构?如何增加同步复位/异步复位功能? 电路 如何计算电路的最高性能(最小时钟周期)? 公式 时钟偏差和抖动对最小时钟周期的影响是什么? 公式 施密特触发电路 原理,电路分析 存储器 NAND/NOR结构的ROM 电路设计,分析 如何降低WL延迟 EEPROM 写、擦除的机理 为什么用2T单元 SRAM/DRAM 读写原理 WL BL V DD 算术逻辑 加法器 线性选择进位、平方根选择进位的分析 乘法器 Wallace树结构的分析
文档评论(0)