二、基本概念.ppt

嵌入式系统硬件基础 冯·诺依曼体系结构和哈佛体系结构 CISC与RISC IP 核 流水线 存储器系统 CISC与RISC的数据通道 CISC的背景和特点 背景:存储资源紧缺, 强调编译优化 增强指令功能，设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的（微程序）指令系统来实现 为节省存储空间，强调高代码密度，指令格式不固定，指令可长可短，操作数可多可少 寻址方式复杂多样，操作数可来自寄存器，也可来自存储器 采用微程序控制，执行每条指令均需完成一个微指令序列（微程序） CPI ５，指令越复杂，CPI越大。 CISC的主要缺点 指令使用频度不均衡。 高频度使用的指令占据了绝大部分的执行时间，扩充的复杂指令往往是低频度指令。 大量复杂指令的控制逻辑不规整，不适于VLSI工艺 VLSI的出现，使单芯片处理机希望采用规整的硬联逻辑实现，而不希望用微程序，因为微程序的使用反而制约了速度提高。(微码的存控速度比CPU慢5-10倍)。 软硬功能分配 复杂指令增加硬件的复杂度，使指令执行周期大大加长，直接访存次数增多，降低了CPU性能。 不利于先进指令级并行技术的采用 流水线技术 RISC基本设计思想 减小CPI: CPUtime=Instr_Count * CPI * Clock_cycle 精简指令集：保留最基本的,去掉复杂、使用频度不高的指令 采用Load/Store结构，有助于减少指令格式，统一存储器访问方式 采用硬接线控制代替微程序控制 典型的高性能RISC处理器 SUN公司的SPARC(1987) MIPS公司的SGI:MIPS(1986) HP公司的PA-RISC, IBM, Motorola公司的PowerPC DEC、Compac公司的Alpha AXP IBM的RS6000(1990)第一台Superscalar RISC机 CISC与RISC的对比 小实验1 小实验2 知识产权核(IP核, intellectual property) 知识产权(IP) 电路或核是设计好并经过验证的集成电路功能单元 IP复用意味着设计代价降低（时间，价格） IP核的类别: 微处理器微处理器: ARM, PowerPC; 存储器存储器: RAM, memory controller; 外设: PCI, DMA controller; 多媒体处理: MPEG/JPEG ; encoder/decoder ; 数字信号处理器(DSP) 通信: Ethernet controller, router, IP核的种类 IP核的商业模型 ARM的IP核 指令流水线—以ARM为例 为增加处理器指令流的速度，ARM7 系列使用3级流水线. 允许多个操作同时处理，比逐条指令执行要快。 PC指向正被取指的指令，而非正在执行的指令 最佳流水线 该例中用6个时钟周期执行了6条指令 所有的操作都在寄存器中（单周期执行） 指令周期数 (CPI) = 1 LDR 流水线举例 该例中，用6周期执行了4条指令 指令周期数 (CPI) = 1.5 分支流水线举例 流水线被阻断 注意:内核运行在ARM状态 高速缓存（CACHE） 常见的嵌入式处理器结构 总线和总线桥 NOR技术 NOR技术闪速存储器是最早出现的Flash Memory，目前仍是多数供应商支持的技术架构，它源于传统的EPROM器件。 与其它Flash Memory技术相比，具有可靠性高、随机读取速度快的优势，但擦除和写的速度较NAND慢。 在擦除和编程操作较少而直接执行代码的场合，尤其是代码（指令）存储的应用中广泛使用。 由于NOR技术Flash Memory的擦除和编程速度较慢，而块尺寸又较大，因此擦除和编程操作所花费的时间很长，在纯数据存储和文件存储的应用中，NOR技术显得力不从心。 NAND技术 NAND技术 Flash Memory具有以下特点： 以页为单位进行读和编程操作，1页为256或512字节；以块为单位进行擦除操作，1块为4K、8K或16K字节。具有快编程和快擦除的功能，其块擦除时间是2ms；而NOR技术的块擦除时间达到几百ms。 数据、地址采用同一总线，实现串行读取。随机读取速度慢且不能按字节随机编程。 芯片尺寸小，引脚少，是位成本(bit cost)最低的固态存储器，突破了每兆字节0.1元的价格限制。 芯片包含有失效块，其数目最大可达到3~35块（取决于存储器密度）。失效块不会影响有效块的性能，但设计者需要将失效块在地址映射表中屏蔽起来。 基于NAND的存储器可以取代硬盘或其它块设备。 嵌入式软件体系结构 无操作系统的情形 前后台系统（后台循环、前台中断） 有操作系统