并行处理技术-计算机系统结构.ppt

* 开始时假设Cache，无X的共享拷贝，当P1读X时，主存便将一份拷贝传给Cache1，同时设置一个链结束指针CT。与此同时，主存保持一个指向Cache1的指针，如图9.46(a)所示。此后，当P2欲读X时，主存送一份拷贝给Cache2，并撤销其指向Cache1的指针，而改为指向Cache2。此外，还需使Cache2的指针指向Cache1，如图9.46(b)所示。图9.46(c)则给出了P3读X后的情况。当某一处理器欲写X时，主存必须沿该目录链发出一个使数据块无效的信息，仅当收到具有链结束标注的处理器发来的应答信号后，主存才允许该处理器进行写操作。当发生要替换链式目录中的某一项时，例如将Cache i 项中的x置换成Y，则需使Cachei-1的指针指向Cachei+1项，并将Cache i项剔除，或者使Cache i及位于其后的所有cache中的X无效。 * 链式目录的另一实现方法是采用双向链接。此时，执行替换就无须遍历整个链，虽然优化了替换操作，但使指针增加了一倍，并将复杂一致性协议。链式目录法比起前两种目录方法，虽然其协议变得更为复杂，但它具有良好的可扩展性。它的指针长度仅以处理器数的对数关系增长，而Cache和主存中数据块的指针数是固定的，与处理器数无关。 * 多处理机系统中对机间互连方式的要求比起SIMD计算机来要高一些。具体表现在：一是要有更灵活多样的互连模式以适应机间通信模式的多样性；二是应能适应机间通信的不规则性，实现无冲突连接。此外，还要求互连网络具有高带宽、低时延和低成本。 总线本质上是导线和插座的集合，它在结点机内主要用于处理器、存储器模块和外围设备之间的数据传输。系统总线则主要用于处理器等主设备和存储器模块等从设备之间的数据传输。由总线的仲裁逻辑保证每次只有一对主从设备间的数据传输。由于总线的广泛使用且有较长的发展历史，因此已有了许多的总线标准。例如，PCI、VME、Multibus、IEEE Futurebus和Micro Channel等。大多数标准总线是单总线系统，它们主要用于构成单处理器系统。 * 图中的系统总线一般布设在后面板或中间面板上。每个处理器P或I/O处理器(IOP)都可以是一个主设备，由它们生成请求以访问指定的从设备，如存储器、磁盘驱动器等。系统总线由数据线、地址线以及控制线所组成，由它们提供插在系统总线插座上的所有功能板间的通信介质，而在不同的插入板上使用专门的接口逻辑和功能控制器(C)。 在CPU板、I/O板或网络接口板上都布有局部总线，而在主存板上的局部总线又称为存储器总线。典型的I/O总线可以是连接本地磁盘、打印机和接到主机的其他外围设备的SCSI总线或其他I/O通道。 * * 当并行机系统规模较大，使层次总线扩展到几个机架时，由于时钟扭斜和全局定时的困难，其可扩展性仍将受到限制。使用交换器和多级互连网络代替总线结构可进一步改善系统的可扩展性和带宽，下面对它们分别加以论述。 * 图中交叉点就是一套开关，除了有多路转换逻辑外，为了处理多个处理机同时访问某一M?M模块所发生的冲突，纵横交叉互连方式需要相应的仲裁部件。 * ⒊多端口M?M互连方式 要求每个M?M模块有多个存取端口，每个端口均有控制、转接和仲裁功能，这实际上是一种将纵横交叉开关互连方式由开关阵列集中控制分散到各端口进行分布控制，由于端口数不可能做得太多，因此只适用于系统中处理机数不太多的场合。 * ⒋多级网互连方式 纵横交叉开关阵列带宽较宽，可实现无阻塞连接，但结构复杂且成本高。为了降低其复杂性，通常将多个规模较小的交叉开关串并连接，构成多级交叉开关以取代单级较大规模具有相同互连能力的交叉开关。 * 该网络的参数如下：r1=4，n1=2，m=4，r2=4，n2=2。可以验证，图9.33中的网络具有非阻塞特征。例如，在已经建立了110到010的连接后，任何其他的连接将是可能的。由于Clos网络具有良好的连接性和无阻塞的特性，因此在机群的互连网络中得到广泛的应用，例如很流行的商品化Myrinet网就采用Clos网络拓扑结构。 * * * * 与SIMD并行机不同这属于MIMD模型，有多个指令控制流(即有多个控制器)。每个指令流分别独立地对共享主存中数据进行加工或对自己私有的局存中数据进行加工，必要时相互间进行适当通信，协同求解一个大的算法问题。多处理机主要是开发粗粒度即作业和任务级的并行性。 ⑵ 高层次并行性的识别相对来讲比较困难，通常用软硬件多种方式来加以识别。 * 各个PE执行的指令中花费最长时间的指令时间之和 各PE中执行时间最长的那个PE执行时间。如 PEi对分配给它的任务1、任务3、任务6┅，总花费100s； PEJ对分配给它