周边电路设计0719.doc

目录 第四章 周边电路区设计 2 1.1 GOA设计 2 1.1.1 GOA驱动原理简介 2 1.1.2 GOA框架结构和驱动时序详解 2 1.1.3 GOA框架结构和驱动时序详解 5 1.1.4 GOA设计流程 7 1.2 Seal area设计 9 1.2.1 扫描线和数据线布线（Fan out） 9 1.2.2 PLG走线 9 1.2.3 ESD设计 9 1.2.4 Test keys 10 1.3 PAD设计 10 1.3.1 Cell Test Pad 设计基准 10 1.3.2 FPC Pad设计基准 10 1.3.3 COG Pad 设计基准 11 1.3.4 Via and ITO设计基准 11  第一章 图 1-1 GOA 电路框架图及时序图 一般的GOA设计，在栅极线的两端均会排布GOA电路，以便Panel可以有对称的宽度，方便设计和工艺流程，也更满足终端产品对FPD产品的要求。对小尺寸FPD产品，由于栅极线的负载较小，一般可采用GOA交叉驱动，即一边GOA驱动奇数行栅极线，另一边GOA驱动偶数行栅极线，左右互不干扰，在时间上交错，达到顺序开启栅极线的效果，称为单边驱动，这样可以节省边框宽度和功耗。 对中大尺寸FPD产品，由于栅极线的负载较大，为了正常开启栅极线，GOA多采用双边驱动，即对于一行栅极线，左右两边均会有一个GOA单元对其进行充电，在此种情况下，左右GOA电路设计完全对称，称为双边驱动。 如图1-1是一个GOA框架图和时序图（仅画出了左半部，假设本例为双边驱动）,下面以本GOA电路为例子，说明GOA的工作时序原理。 GOA电路的输入信号： 时钟信号：一组或多组，每组包含互补的CLK和CLKB信号，每组时钟信号对应一组GOA单元，本例中有2组GOA信号，CLK1CLK3互补，对应奇数组GOA单元，CLK2CLK4互补,对应偶数组GOA单元，如右边时序图所示。 恒压信号：高电平VGH，低电平VGL，一般需要一个VGH，一个VGL，根据GOA单元内电路结构的不同，也可能不需要或者需要多个VGH或VGL信号（由于每个GOA单元所需的恒压信号类型和连接方式都是相同的，所以图中未画出）。 开启信号：每组GOA单元的第一个GOA单元所需的输入信号STV，根据GOA电路结构的不同，需要一个或多个STV信号，本例中2组GOA单元，只需要一组STV信号。 GOA电路的输出信号： 顺序对各栅极线输出方波脉冲（移位寄存器功能），如图1-x中的G1~G6等。 GOA单元(GOA unit 1～ 6等)介绍： GOA单元的开启条件： 一个GOA单元所连接的CLK信号，会周期性的出现高电平方波，在CLK出现高电平方波时，在满足以下两个条件时，该GOA单元会输出高电平方波，开启栅极线所连接的像素TFT： 在该高电平方波前，该行GOA收到了INPUT信号输入的开启信号，对每组GOA的第一个GOA单元（本例中的GOA unit 1 2），INPUT信号为控制单元提供的STV信号，对其余GOA单元，INPUT信号由本组GOA内上一个GOA单元的output提供，如图中所示的“Input to next”。 在该高电平方波前，该行GOA未收到RESET信号输入的关闭信号，对每组GOA的最后一个GOA单元（本例中未画出），RESET信号由本组GOA内下一个GOA单元的output提供，如图中所示的“Reset to previous”，特别地，对每组GOA的最后一个GOA单元，由于已经是最后一个GOA单元，所以需要增加额外的电路设计，来对其提供RESET信号。 每个GOA单元的输出： 如满足以上2个条件，则该GOA 输出高电平方波，开启其连接栅极线上方的像素TFT。 其输出还将作为RESET信号连接至本组GOA内上一个GOA单元，用于关闭上一个GOA单元的输出（第一个GOA单元无需输出RESET信号）。 其输出还将作为INPUT信号连接至本组GOA内下一个GOA单元，用于本行GOA对应开启时间结束后，开启下一个GOA单元（最后一个GOA单元无需输出INPUT信号）。 时序说明： 结合以上对各单元和信号的解释，说明GOA的整体工作时序： 一帧开始后，控制单元对GOA电路输入所需的STV信号和CLK信号，各组GOA的第一GOA单元接收到STV信号，在各自对应的CLK高电平时，输出高电平方波，如时序图的G1G2，该输出不仅用于其对应栅极线的开启，也作为INPUT信号作用于下一个GOA单元。 从各组GOA的第二个GOA单元开始，后续GOA单元接收到其前一个GOA单元提供的INPUT信号，在各自对应的CLK高电平时，输出高电平方波，该输出不仅用于其对应栅极线的开启，也作为INPUT信号作用于下一个GOA单元，还作为RESET信号作用