处理器的外部特性.ppt

处理器的外部特性 * * 教学提示：计算机的核心是CPU也就是微处理器，微处理器是如何工作的？微处理器在工作过程中，将发出什么样的信号？又将接收什么样的信号？各种信号之间的时序关系是怎样的？微处理器与存储器和I/O设备的电路连接是怎样的？这些问题将在本章中得到解决。 教学要求：在本章的学习过程中，读者需要重点掌握CPU的操作时序关系，还要理解CPU引脚的作用，很好地掌握系统总线的形成。 4.1 8086的引脚信号和总线形成 CPU是微机的核心。Intel公司设计和生产的CPU一直占据市场主流。从8086 CPU开始Intel系列的CPU采用向下兼容的策略，每一种新的CPU都对原有的系列产品保持兼容，从而使此前的软件都能够继续运行。 4.1.1 8086的指令周期、总线周期和时钟周期 在前面的章节中，我们知道8088/8086 CPU可以执行很多指令，这些指令有的执行时所需的时间比较长，比如MUL Word ptr[BX]指令；也有些指令执行时间很短，比如INC AL指令。 概念：我们把指令的执行时间叫做指令周期。 指令周期是包括取指令和执行完该指令所需的全部时间。 一个指令周期通常是由若干个总线周期构成，这是因为在指令执行过程中需要取得指令和传送数据的协调工作，就需要CPU的总线接口部件执行一个总线周期。 概念：通过外部总线对存储器或I/O端口进行一次读/写操作的过程称为总线周期。 在8086中，一个最基本的总线周期由4个时钟周期组成，时钟周期是CPU的基本时间计量单位，它由计算机主频决定。如8086的主频为10MHz，一个时钟周期就是100ns。 概念：时钟周期是系统提供给CPU的时钟信号的周期，它等于时钟信号频率的倒数。 在一个最基本的总线周期中，常将4个时钟周期分别称为4个状态，即T1状态、T2状态、T3状态、T4状态。 4.1.2 8088/8086的两种组态模式 为了尽可能适应各种各样的使用场合，在设计8088/8086 CPU芯片时，使它们可以在两种模式下工作，即最小模式和最大模式。 概念：最小模式，就是在系统中只有8088/8086一个处理器，而所有的总线控制信号都由8088/8086直接产生，因此系统中的总线控制电路被减到最少。 概念：最大模式，就是系统中有两个或多个微处理器，其中有一个是主处理器8088/8086，其他的处理器称为协处理器。这时系统需要的各种控制信号多数由8288芯片发出。 常用于和8088/8086配合的协处理器有两个，一个是数值运算协处理器8087，一个是输入/输出协处理器8089。8087是一种专用于数值运算的处理器，它能实现多种类型的数值操作。8089有一套专门用于输入操作的指令系统，可以直接为输入/输出设备服务，使8088/8086不再承担这类工作。所以系统中增加协处理器8089后，会提高主处理器的效率，尤其是在输入输出频繁的场合。 8088/8086的工作模式完全是由硬件决定的。8086的引脚信号图如图4.1所示(8088与之类似，在此就不特别介绍了)。 图4.1 8086引脚信号图 注：括号内为最大模式时的引脚名。 首先介绍一下与工作模式无关的相关引脚。 1. AD15～AD0(Address/Data)：地址/数据复用引脚(双向、三态) 采用分时的多路转换方法来实现对地址线和数据线的复用。作为复用引脚，在总线周期的T1状态用来输出要访问的存储器或I/O端口地址，在其他状态，则用来传送数据。在DMA方式时，这些引线被浮置为高阻状态。 2. A19/S6～A16/S3(Address/Status)：地址/状态复用引脚(输出、三态) 在总线周期的T1状态，这些引线表示为最高4位的地址线，在总线周期的其他T状态，这些引脚用作提供状态信息，同样需要地址锁存器对T1状态出现的最高4位地址加以锁存。 状态信息S6总是为低电平，S5反映当前中断允许标志的状态。S4与S3一起指示当前那一个段寄存器被使用(具体内容见表4-1)。在DMA方式时，这些引线被浮置为高阻。 表4-1 S4与S3的代码组合及对应的含义 当前正在使用DS 1 1 当前正在使用CS或未用任何段寄存器 0 1 当前正在使用SS 1 0 当前正在使用ES 0 0 含 义 S3 S4 3. NMI(Non-Maskable Interrupt)：非屏蔽中断输入信号 非屏蔽中断请求信号，为一个边缘触发信号，不能用软件加以屏蔽。只要在NMI线上出现由低到高的变化信号，则CPU就会在结束当前指令后，执行对应于中断类型号为2的非屏蔽中断处理程序。 4. INTR(Interrupt Request)：可屏蔽中断请求信号(输入) 高电平有效。CPU在执行每条指令的最后一个T状态时，去采样INTR信号，若发现有效，而中