2.8存储器及CPU的连接.ppt

2.8 存储器与CPU的连接 2.8.1 微机系统的存储器三级结构 Cache容量小(几百K）,速度与CPU相当 主存容量大（256MB~4096MB) ，速度比Cache慢 外存容量大(20~200GB），速度慢 2.8.2 扩展内存储器与主机（CPU）三总线的接口 2.8.3 地址译码方式 单译码方式 双译码方式 2.8.4 存储器地址译码方法 全译码法:高位全部参加译码 部分译码:高位地址线部分参加译码 线选法:从高位选择几条地址线 1．全译码法 全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码。 采用全译码法，每个存储单元的地址都是唯一的，不存在地址重叠，但译码电路较复杂，连线也较多。 全译码法可以提供对全部存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的令其空闲，以便需要时扩充。 例2.8-1 设CPU寻址空间为64KB（地址总线为16位），存储器由8片容量为8KB的芯片构成。 2．部分译码法 部分译码法是将高位地址线中的一部分（而不是全部）进行译码，产生片选信号。 该方法常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。 采用部分译码法时，由于未参加译码的高位地址与存储器地址无关，因此存在地址重叠问题。 当选用不同的高位地址线进行部分译码时，其译码对应的地址空间不同。 例 2.8-2 CPU地址总线为16位，存储器由4片容量为8KB的芯片构成时，采用部分译码法寻址32KB。 3．线选法 线选法是指高位地址线不经过译码，直接作为存储芯片的片选信号。 每根高位地址线接一块芯片，用低位地址线实现片内寻址。 线选法的优点是结构简单，缺点是地址空间浪费大，整个存储器地址空间不连续，而且由于部分地址线未参加译码，还会出现地址重叠。 例2.8-3 假定某微机系统的存储容量为8KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为2KB（即片内地址为11位）。 4． 存 储 芯 片 的 位 扩 展 5．存 储 芯 片 的 字 扩 展 6．存储芯片的字、位同时扩展 用16K×4bit的芯片扩展实现64KB存储器 2.8.5 用全译码法实现扩展存储器的片选设计 符合要求的全译码电路 1 符合要求的全译码电路 2 2 用部分译码法实现扩展存储器的片选设计 用线译码法实现扩展存储器的片选设计 例 2.8-4 4KB RAM的连接 （1）计算出所需的芯片数 （2）构成数据总线所需的位数和系统所需的容量 （3）控制线，数据线，地址线的连接：有线选方式、局部译码选择方式和全局译码选择方式之分。 2.9 IBM-PC/XT中的存储器，扩展存储器及其管理 2.9.1 存储空间的分配 2.9.2 ROM子系统 2.9.3 RAM子系统 2.9.4 寻址范围 2.9.5 存储器的管理 2.9.6 高速缓存器Cache 2.9.1 存储空间的分配 2.9.2 ROM子系统 其功能为：DOS 引导程序； 硬件中断管理程序； 系统配置分析程序； 系统冷启动，热启动和自测试； 字符图形发生器； 2.9.3 RAM子系统寻址范围 由RAM芯片组，片选译码器，数据收发器，地址多路器，DRAM刷新逻辑以及奇偶校验逻辑组成。片选译码电路用来产生和以及控制地址多路器的选通。 2.9.4 寻址范围 2.9.5 存储器的管理 1．实地址方式 实地址方式是80286~80486最基本的工作方式，寻址范围只能在1MB范围内，故不能管理和使用扩展存储器。它在复位时，启动地址为FFFF0H，在此安装一个跳转指令，进入上电自检和自举程序。 2．虚地址保护方式 （1）存储器管理机制：80386先使用段机制，把包含两个部分的虚拟地址空间转化为一个中间地址空间的地址，然后再用分页机制把线性地址转化为物理地址 （2）分段分页机制：是所管理的存储器块具有固定的大小它把线性地址空间中的任一页映射到物理空间的一页。 （3）保护：第一是保护操作系统的存储段和其专用处理寄存器不被应用程序所破坏；第二是为每一个任务分配不同的虚地址空间，从而使不同任务之间完全隔离，实现任务的保护。 （4）虚拟存储器的概念：由存储器管理机制以及一个大容量的快速硬盘存储器或光盘支持。 3．虚拟8086方式 支持存储管理、保护及多任务环境中执行8086程序，创建一个在虚拟8086方式下执行8086程序的任务，可以使CPU同时执行三个任务：以32位虚地址保护方式执行第一个任务的80386程序；以16位虚地址保护方式执行第二个任务的80286