3存储器层次结构-2.pdf

第3章 存储器的层次结构 3.4 高速缓冲存储器（Cache）概述 计算机组成原理 高速缓冲存储器(Cache) 引入高速缓冲存储器 • 目的：解决CPU和主存之间的速度差异，提高整 机的运算速度。 • Cache：高速缓存，设置在CPU和主存之间，由高 速的SRAM组成的容量不大,但速度很快的存储器。 Cache的特点 • 存取速度快 （数倍于主存），容量小，价格高。 • 透明性：存储控制和管理由硬件实现。程序员编程 时不必考虑Cache是否存在。 计算机组成原理 1. Cache的基本工作原理 （1）程序访问的局部性 程序：由指令和数据组成。 局部性：在较短时间内，由程序产生的地址往往集 中在存储器逻辑地址空间的一个很小范围内。这种 现象称为程序访问的局部性。 时间局部性：某个存储单元在很短的时间段很 可能被重复访问。 空间局部性：某个存储单元被访问后，其临近 单元很快也可能被访问。 计算机组成原理 （2）Cache的功能 将主存中被频繁访问的活跃程序块和数据块复制到 Cache中。 由于程序访问的局部性，大多情况Cache可向CPU直 接提供指令和数据，不必访存。 Cache存放的是主存内容的一小部分副本。 计算机组成原理 （3）Cache 的组成 Cache和主存空间都被划分为同样大小的区域。 主存中的区域称为块 （block），或主存块。一 个块由若干定长度的字组成。 Cache中存放一个块的区域称为行 （line），或 槽 （slot）。 每一Cache行外加一个标记 （tag），指明它是主存 哪一块的副本。 为了识别一个Cache行中的信息是否有效，还要在 标记中增加一个有效位。 “1”—有效。 （4）主存和缓存（Cache）的编址 主存储器 主存块号 标记 Cache 缓存行号 0 0 … … 字块 0 行0 1 … 字块 1 1 … 行1 ~ ~ ~ ~ ~ ~ ~ ~ c m 2 －1 2 －1 字块 M －1 行C－1 n位 m位 b位 c位 b位 主存块号 块内地址 缓存行号 行内地址 M块 B个字 C行 B个字 Cache与主存之间以块为单位交换数据，块（行）的大小相同。 B=2b 为每个块（行）的大小。 （5）带Cache的CPU访存（读）过程 开始 CPU发出主存地址ADR