3篇7节 大规模集成电路上课(新).ppt

第二篇第三章 组合逻辑电路 第7章 大规模数字集成电路 3.7.1 随机存取存储器（RAM） 一、RAM的一般结构和读写过程 二、RAM中的存储单元 三、静态RAM的容量扩展 3.7.2 只读存储器ROM 二、只读存储器ROM的种类 EPROM 紫外线擦除式(UVEPROM) E2PROM 电擦除式（EEPROM） 快闪存储器（FLASH Memory） 三、ROM的应用举例 【例】 【例】 * 3.7.1 随机存取存储器(RAM) ★ 3.7.2 只读存储器(ROM) ★ 3.7.4 高密度PLD器件应用举例 3.7.3 高密度可编程逻辑器件简介 常用大规模数字集成电路 半导体存储器 微处理器 大规模可编程逻辑器件 大规模专用数字集成电路（ASIC） 本章主要介绍半导体存储器和大规模可编程逻辑器件的结构及使用方法。 存储大量二进制信息的器件 软磁盘 硬磁盘 磁带 光盘 半导体存储器 半导体存储器特点 容量扩充方便 存取速度快 集成度高 体积小 功耗低 半导体存储器特点 随机存取存储器(RAM, Random Access Memory) 只读存储器(ROM, Read Only Memory) RAM特点： 操作者能任意选中存储器中的某个地址单元，对该地址中的信息进行读出操作或写入新的信息。 根据RAM的工作特点可见，计算机中的内存条就是一种随机存取存储器RAM。 读出操作时原信息保留；写入新信息时，新信息将取代原信息。 电路一旦失电，信息全无；恢复供电后，原信息不能恢复，RAM中的信息为随机数。 半导体存储器通常与微处理器直接相连，用于存放微处理器的指令、数据。 1. RAM的一般结构 RAM由存储体、行列地址译码器、 I/O及读/写控制电路三部分电路组成。 …… …… …… …… …… …… 列地址译码器 行地址译码器 …… …… Bm-1 Bm-2 … B0 An-1 An-2 A0 … I/O及读写控制 …… 片选 I/O控制 数据输入/输出 存储体 存储单元 存储体： 是存放大量二进制信息的“仓库”，由成千上万个存储单元组成。而每个基本存储单元存放着一位二进制数0或1。 一个基本存储单元(1位) i行 j列 i行 j列 一个存储单元(四个基本存储单元)(4位) 一个地址码可以同时指定多个存储单元，即一次“写入”或“读出”的数是一个多位二进制数。存储器的容量就是基本存储单元的个数。表示为M字×N位。其中，M个字是全部地址码所能指定的字数，N位就是一个地址码一次能指定的存储单元的个数。 例如，一个10位地址的RAM，共有210个存储单元，若每个存储单元存放一位二进制信息，则该RAM的容量就是210×1=1024字位，通常称1K字位。若每个存储单元存放4位二进制信息，则该RAM的容量就是210×4=4096字位 行、列地址译码器： 是二进制译码器，将地址码翻译成行列对应的具体地址，指明对哪个存储单元进行读写操作。 例如，一个10位的地址码A4A3A2A1A0=00101、B4B3B2B1B0=00011时，则将对应于第5行第3列的存储单元被选中。 I/O及读/写控制电路： 读/写控制电路决定是读出存储器中的信息还是将新信息写入存储器中。 输入/输出缓冲器起数据锁存作用，通常采用三态输出的电路结构。因此，RAM可以与外面的数据总线电路相连接，实现信息的双向传输。 2. RAM的读/写过程 访问某地址单元的地址码有效，加入你想去访问的具体地址：如A9～A0 = 0D3H = 0011010011B。 片选有效：CS=0，选中该片RAM为工作状态。 读/写操作有效：WE=1，读出信息； WE=0，写入信息。 按照数据存取的方式不同，RAM中的存储单元分为两种： 静态存储单元—静态RAM(SRAM, Static RAM ) 动态存储单元—动态RAM(DRAM, Dynamic RAM) 1. 静态存储单元(SRAM) 典型结构 存储单元 I/O缓冲及控制电路 当静态RAM的地址线和数据线不能与微机相匹配时，可用地址线扩展、数据线扩展、线地址和数据线同时进行扩展的方法加以解决。 位数扩展（数据线扩展） A0 5 A1 6 A2 7 A3 4 A4 3 A5 2 A6 1 A7 17 A8 16 A9 15 CS 8 WE 10 I/O0 I/O1 I/O2 I/O3 14 13 12 11 地址 有效 有效 有效 高阻态 输入 输出 CS WE I/O3~I/O0 1 0 0 1 0 × RAM 2114：10位地址，4位数据线，容量为210×4=1024×4=4096字位（4K