微机原理第5节存储器gai.ppt

* 第5章 存储器 * 本章主要内容 存储器的概述 存储器的扩展 * 存储器的层次结构 微机拥有不同类型的存储部件 由上至下容量越来越大，但速度越来越慢 寄存器堆 高速缓存 主存储器 联机外存储器 脱机外存储器 快 慢 小 大 容量 速度 CPU内核 * 两大类——内存、外存 内存——存放当前运行的程序和数据。 特点：快，容量小，随机存取，CPU可直接访问。 通常由半导体存储器构成 RAM、ROM 外存——存放非当前使用的程序和数据。 特点：慢，容量大，顺序存取/块存取。需调入内存后CPU才能访问。 通常由磁、光存储器构成，也可以由半导体存储器构成 磁盘、磁带、CD-ROM、DVD-ROM、固态盘 * 内存储器的分类 内存储器 随机存取存储器（RAM） Random Access Memory 只读存储器（ROM） Read Only Memory 静态存储器（SRAM） Static RAM 动态存储器（DRAM） Dynamic RAM 掩模ROM 一次性可写ROM EPROM EEPROM * 存储器的主要技术指标 存储容量：存储单元个数M×每单元位数N 存取时间：从启动读(写)操作到操作完成的时间 存取周期：两次独立的存储器操作所需间隔的最小时间 平均故障间隔时间MTBF（可靠性） 功耗：动态功耗、静态功耗 * 典型静态随机存储器SRAM芯片 CMOS RAM芯片6264（8K*8）： 主要引脚功能 与系统的连接使用 * 6264芯片的主要引线和逻辑符号 地址线： A0～A12 数据线：D0～ D7 输出允许信号：OE 写允许信号： WE 选片信号： CS1、CS2 6264 D7-D0 A12-A0 OE WE CS1 CS2 * 6264芯片与系统的连接 D0~D7 A0 A12 ? ? ? WE OE CS1 CS2 ? ? ? A0 A12 MEMW MEMR 译码 电路 高位地址信号 D0~D7 ? ? ? ? ? ? * 译码电路 将输入的一组二进制编码变换为一个特定的控制信号，即： 将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。 * 全地址译码 用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。 存储器 芯片 译 码 器 低位地址 高位地址 全部地址 片选信号 * 全地址译码例 6264芯片的地址范围：F0000H~F1FFFH 111100000……00 ~ 111100011……11 A19 A18 A17 A16 A15 A14 A13 ≥1 #CS1 A12 ～ A0 D7 ～ D0 高位地址线全部参加译码 6264 A12-A0 D7-D0 #OE #WE * 部分地址译码 用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。 下例使用高6位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。 * 部分地址译码例 同一物理存储器占用两组地址： F0000H~F1FFFH B0000H~B1FFFH A18不参与译码 A19 A17 A16 A15 A14 A13 ≥1 到 6264 CS1 * 应用举例 将SRAM 6264芯片与系统连接，使其地址范围为：38000H~39FFFH和78000H~79FFFH。 选择使用74LS138译码器构成译码电路 Y0# G1 Y1# G2A Y2# G2B Y3# Y4# A Y5# B Y6# C Y7# 片选信号输出 译码允许信号 地址信号 （接到不同的存储体上） 74LS138逻辑图： * 74LS138的真值表 当译码允许信号有效时，Yi是输入A、B、C的函数，即Y=f(A,B,C) （注意：输出低电平有效） 1 1 1 1 1 1 1 1 X X X 其 他 值 0 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 1 0 1 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 0