微机原理及接口技术v12-第5章.ppt

微机原理与接口技术 第5章 微处理器的硬件特性 ●8088的引脚功能 5.18088CPU引线及其功能 8088的几个周期概念 8088的两种组态模式 8088的引脚信号及功能 几个概念 时钟周期是CLK中两个时钟脉冲上升沿或下降沿之间持续的时间。 CPU最小时间单位 通常称为一个T状态 一般等于时钟频率的倒数 时钟频率也称主频，主频越高，CPU速度越快 总线周期是指CPU通过总线操作与外部（存储器或I/O端口）进行一次数据交换的过程。一个总线周期由若干个时钟周期T组成。 指令周期是指一条指令经取指、译码、读写操作数到执行完成的过程。一个指令周期由若干个总线周期组成。 8088的基本总线周期需要4个时钟周期 4个时钟周期编号为T1、T2、T3和T4 总线周期中的时钟周期也被称作“T状态” 时钟周期的时间长度就是时钟频率的倒数 当需要延长总线周期时插入等待状态Tw CPU进行内部操作，没有对外操作时，其引脚就处于空闲状态Ti，两个总线周期之间可能有几个Ti T1状态，CPU往数据/地址多路复用总线上发出访问存储器或I/O端口的地址信息。（取地址） 在T2状态，CPU从总线上撤销地址，使数据/地址多路复用总线的低8位处于高阻抗状态，为传输数据作准备，地址/状态总线输出本总线周期的状态信息。（准备传送数据） 在T3状态，地址/状态总线继续提供状态信息，数据/地址分时复用线的低8位上出现由CPU输出的数据或为CPU从存储器或I/O端口读入的数据。（开始读写数据） 在T4状态，8088完成数据传送，使控制信号变为无效，结束总线周期。（完成数据读写操作，总线周期结束） 5.18086/8088CPU引线及其功能 外部特性表现在其引脚信号上，学习时请特别关注以下几个方面： 8088CPU引线 外观:8088 40条引脚(PIN)、 DIP封装。 8088的引脚图 8086/8088CPU引线 复用功能：某些引脚具有双功能 分时复用：总线周期的不同时钟周期内其功能不同； 工作模式：同一引脚在单CPU(最小模式)和多CPU(最大模式)下，具有不同的定义。 8088的两种组态模式 最小组态模式：整个微机系统只有一个CPU，所有的总线控制信号都直接由这个CPU产生 构成小规模的应用系统 8088本身提供所有的系统总线信号 最大组态模式：包括两个及两个以上的CPU，其中一个为主处理器，其他的成为协处理器，协助处理器进行工作 构成较大规模的应用系统，例如可以接入数值协处理器8087，输入输出协处理器8089 8088和总线控制器8288共同形成系统总线信号 8088的两种组态模式（续） 两种组态利用MN/MX引脚区别 MN/MX接高电平为最小组态模式 MN/MX接低电平为最大组态模式 两种组态下的内部操作并没有区别 IBM PC/XT采用最大组态 本书以最小组态展开基本原理 8088引脚信号 分类学习这40个引脚（总线）信号 数据和地址引脚 读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚 1. 数据和地址引脚 地址/数据分时复用引脚，双向、三态 在访问存储器或外设的总线操作周期中，这些引脚在总线周期的T1状态输出存储器或I/O端口的低8位地址A7 ~ A0 在T2~T4状态用于传送8位数据D7 ~ D0 1. 数据和地址引脚（续1） 中间8位地址引脚，输出、三态 这些引脚在访问存储器或外设时，提供全部20位地址中的中间8位地址A15 ~ A8 1. 数据和地址引脚（续2） 地址/状态分时复用引脚，输出、三态 这些引脚在访问存储器的T1状态输出高4位地址A19 ~ A16 在访问I/O端口时，T1状态A19~A16全部输出低电平 在T2~T4状态输出状态信号S6 ~ S3 S4,S3编码表示段寄存器 2. 读写控制引脚 地址锁存允许，输出、三态、高电平有效 ALE引脚高有效时，表示复用引脚：AD7 ~ AD0和A19/S6 ~ A16/S3正在传送地址信息 由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚将地址锁存起来 2. 读写控制引脚（续0） 2. 读写控制引脚（续1） I/O或存储器访问，输出、三态； 该引脚输出高电平时，表示CPU将访问I/O端口，这时地址总线A15 ~ A0提供16位I/O口地址； 该引脚输出低电平时，表示CPU将访问存储器，这时地址总线A19 ~ A0提供20位存储器地址； 2. 读写控制引脚（续2） WR（Write） 写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器或I/O端口 RD（Read） 读控制，输出、三态、低电平有效 有效时，表示CPU正在从存储器或I/O端口读入数据 2. 读写控制引脚（续3） 2. 读写控制引脚（续4） DEN