【2017年整理】微处理器与接口技术-(A)-答案.doc

北京邮电大学2012—2013学年第1学期 《微处理器与接口技术 》期末考试试题（A）1） 五（2） 五（3） 六 总分 满分 18 20 24 18 6 6 8 得分 阅卷 教师 一、填空题（每空1分，共18分） 1. 假设AL中存放二进制，若执行指令NEG AL后再执行CBW，则AX的内容为 0FFA3H ，如果认为结果是补码，则按十进制大小是 -93 。 2. 8086在执行MOV AL，[2001H] 时，需要一个总线周期，ALE在该总线周期内要持续 1 个时钟周期有效，此时BHE为 0/低电平 ，A0为 1/高电平 。 3. 某8位数据总线的微处理器系统中由6片16K×4的芯片组成ROM内存，若该内存的末地址为0FFFFFH，则其首地址为 0F4000H （填写物理地址）。 4. 计算机内的堆栈存取采用 后进先出/先进后出 原则，有一个堆栈区，地址为1250H:0000H~1250H:0100H，(SP)=0052H，则栈顶的物理地址是 1250H:0052H/12552H ，栈底的物理地址是 1250H:0100H/12600H 。 . 已定义“VAR1 DB 01H，10H，00H，02H”，且AX=0210H，则指令“DIV VAR1+1”的源操作数是 10H ，执行该指令后 不会 （会/不会）发生除法溢出中断。 6. 标志寄存器中， TF 标志没有相应的指令来修改，可以通过以下命令来对其置位，请补充完整。 PUSHF POP AX OR AX,0100H PUSH AX POPF 7. D/A转换器的分辨率是指 其所能分辨的最小电压 。 8. 8086的INTR中断响应时会发出两个低电平的中断响应周期，其中在第 2 个中断响应周期，8259会通过数据总线向CPU提供中断类型号，该类型号的低3位由 8259的中端输入引脚的编号 提供。 9. 8253的工作方式中，方式 1和5 （要填写所有符合条件的方式）要通过GATE端来触发启动计数，在计数过程中如果需要读取计数值，应该向 8253发出一个锁存命令 。 二、判断题，正确的在括号内打√，否则打×（每小题2分，共20分） 8086的指令执行部件EU负责指令的执行，所以读写存储器的MOV指令产生的读写控制信号由EU负责产生。（ × ） 在8086总线周期的T1状态，若引脚/S7输出低电平，表示高8位数据总线AD15~AD8上的数据有效。（ √ ） 若Y是数据段中的变量，指令ADD Y，OFFSET Y. 当8086/8088访问100H端口时，采用（ C ）寻址方式。 A. 直接 B. 立即 C. 寄存器间接 D. 相对 3. 设BL＝05H，要使结果BL＝0AH，应执行的指令是（ C ）。 A. NOT BL B. AND BL C. XOR BL, 0FH D. OR BL, 0FH 4. 在同一程序段中，定义有下面的伪指令，使用正确的是（ B ）。 A. PORT1 EQU AL PORT1 EQU 2000H B. PORT2=3500H AND 0FFH C. POP DD ‘ABCD’ D. PORT4 PROC … RET END 5. 已知（SP）=1310H，执行IRET指令后（SP）为（ D ）。 A. 1304H B. 1314H C. 1312H D. 1316H 6. 某微机接口电路中，要设置10个只读寄存器、8个只写寄存器和6个可读可写寄存器，一般应为它至少提供（ C ）个端口地址。 A. 24 B. 14 C. 16 D. 18 7. 主存储器和CPU之间增加高速缓冲存储器的目的是（ A ）。 A. 解决CPU和主存之间的速度匹配问题 B. 扩大主存储器的容量 C. 扩大CPU中通用寄存器的数量 D. 既扩大主存储器的容量又解决CPU和主存之间的速度匹配问题 8. 如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。若要调整中断事件的响应次序，可以利用（ B ）。 A.中断响应 B.中断屏蔽 C.中断向量 D.中断嵌套 9．8088系统中，15H号中断的中断向量存放在内存储器的（ A ）单元中。 A. 0000:0054H-0000:0057H B. 0000:0060H-0000:0063H C. FFF0:0054H-FFF0:0057H D. FFF0:0060H-FFF0:0063H 10. P