6输入输出系统.ppt

MOV AL,88H OUT DMA+0BH,AL ; 通道0模式字 MOV AL,85H OUT DMA+0BH,AL ; 通道1模式字 MOV AL,83H OUT DMA+08H,AL ;写命令字，允许通道0地址保持 MOV AL,0EH OUT DMA+0FH, AL ; 通道0解除屏蔽 MOV AL, 04H OUT DMA+09H, AL ; 通道0软件请求，启动DMA传送 2. ISA总线 ISA(Industry standard architecturc)，工业标准体系结构)总线又称AT总线。是以8086为CPU构成的AT机系统总线。具有16位数据宽度．数据传输率达到16MB/s，地址线24条，可寻访16MB地址单元。它是在PC总线的基础上扩展一个36线插槽形成的。同一轴线的插槽，分成62线和36线两段，共计98线。 参看图6-42。 3. EISA总线 是数据宽度为32位的系统总线，用于386或486高档微机。EISA总线与ISA/PC总线完全兼容，能直接使用PC/AT的插件板，它支持8位、16位、32位数据传输，地址线达到32位。。 在正常支持多总线主控条件下，EISA外设可以33MB/s的速度做32位簇式(burst， 或突发方式)传输。并有循环控制总线的仲裁机制及自动配置系统的能力。 补：突发方式 ：指在一次寻址后，将周围的单元同时选通， 而不必再在附近区域重新寻址，即周围的数据无需进一步寻址就可以直接传输。在一个突发周期，只要寻址一次就可以传送一个数据块，大大加快了数据传输速度。 4. 局部总线的概念 1993年推出的VESA(视频电子标准协会) 制订的局部总线标准，为VESA局部总线，简称VL总线。又称VL Bus，是PC486的标准技术，规定的信号线与486信号线基本相同， 后来又推出PCI(外围部件互连)局部总线，局部总线(Local Bus)指的是处理机与外设之间的高速通道。 局部总线的体系结构，是在CPU总线信号线基础上，重新定义总线信号线，并通过局部总线控制器的存储器控制器连接主存和Cache（高速缓冲存储器，在CPU内部），通过桥接器连接高速外设(例如多媒体设备、高速局域网、高速磁盘、显示器等)，又通过扩充总线控制器连接速度较低的外设(例如磁带、FAX、MODEM等)以及基本外设(例如键盘、打印机等)。 局部总线的基本结构如图6-43所示。 CPU 的内的Cache-----高速缓冲存储器 内存访问的空间局部性原理：即在一个较小的时间间隔内，程序所要用到的指令或数据的地址往往集中在内存的一个连续的局部区域内，因而CPU会对局部范围内的内存地址进行频繁访问，而对该范围外的内存地址甚少访问。 如果把正在执行的指令地址附近的一小部分指令或数据，即当前最活跃的程序或数据从内存成批地调入 CPU 的Cache内，供CPU在一段时间内随时使用，就能大大减少CPU访问内存的次数，从而加速程序的运行速度。 图6-43 局部总线的基本结构 5. PCI局部总线 更为完善的局部总线标准是PCI(外围部件互连，Perpharal Component Interconnect)，是由Intel、IBM、DEC、Comppaq、Apple、NCR等多家公司联合提出的。PCI与VL的显著不同之处是不受处理器体系结构的限制，这可确保今后处理器技术的改变不会使PCI总线过时。 PCI局部总线仍处在发展中，总线规范版本在升级，目前的基本指标是数据传输率为133MB／秒、总线宽度32位、总线工作频率为0～33MHz。PCI的数据与地址总线引脚采用多路复用，引脚数比EISA和VL-BUS少得多。PCI允许采用+5V或+3.3V电源。 PCI局部总线的高性能是通过一系列PCI总线组件实现的。 PCI总线组件由： PCI的Cache控制器、主存控制器、PCI—EISA总线转换器、PCI一ISA总线转换器、CPU总线与PCI总线桥接器、数据缓冲器、支持多处理器并发工作的PCI-PCI桥接器等组成。 PCI局部总线的多层次结构及PCI组件的典型应用如图6-44所示 图6-44 PCI总线的结构 6. AGP总线 AGP（Accelerate Graphical Port），是加速图形接口。是 Intel 于1996年推出的一种 3D 图形标准接口标准，它是一种显示卡专用的局部总线。工作频率为66MHz，增加3D图形数据传输速度，同时在显存不足的情况