第03节 8086微处理器.ppt

业精于勤荒于嘻 教学重点 8086/8088的编程结构 引脚信号 工作模式 8086/8088的总线操作与时序 8086/8088的I/O组织 教学要求 理解微处理器的内、外部逻辑结构 了解8086/8088的功能结构 理解各个寄存器组织方式和I/O组织方式 理解存储器的地址空间与寻址的概念 了解数据的存储格式，理解存储器分段的概念 熟练掌握物理地址的形成方法 掌握信息的分段存储与段寄存器之间的关系 理解8086/8088的引脚定义和两种系统组织方式（最大模式和最小模式） 理解时序的概念 了解8086/8088的典型总线时序及其分析方法 第3章 8086微处理器 3.1 8086微处理器的编程结构 3.2 8086的外部结构 3.3 8086CPU的基本操作时序 3.1 8086微处理器的编程结构 8086的功能部件 8086的总线周期的概念 8086的功能部件 从功能上8086分为两部分,即总线接口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。 总线接口部件的功能是负责与存储器、I/O端口传送数据。 执行部件的功能就是负责指令的执行。 总线接口部件BIU 总线接口部件由下列各部分组成： 四个段地址寄存器，即 CS——16位的代码段寄存器， DS——16位的数据段寄存器， ES——16位的扩展段寄存器， SS—一16位的堆栈段寄存器； 16位的指令指针寄存器IP； 20位的地址加法器； 6字节的指令队列； 输入输出控制电路。 执行部件EU 执行部件由下列几个部分组成： 四个通用寄存器，即AX、BX、CX、DX； 四个专用寄存器，即基数指针寄存器BP，堆栈指针寄存器SP，源变址寄存器SI，目的变址寄存器DI； 标志寄存器PSW； 算术逻辑单元ALU。 BIU和EU的动作管理和协调工作 BIU和EU作为CPU的两大部件，虽然不是同步工作的，但是它们相互配合，并行工作，提高了效率。 具体表现为： 8086的总线周期的概念 8086 CPU通过总线对存储器或I/O端口进行一次访问所需要的时间称为一个总线周期，为了取得指令或传送数据，就需要CPU的总线接口部件执行一个总线周期。 一个典型的总线周期序列为： 3.2 8086的外部结构 最小模式和最大模式的概念 8086的引脚信号和功能 8086的最小模式 8086的最大模式 最小模式和最大模式的概念 最小模式，就是在系统中只有8086一个微处理器。在这种系统中，所有的总线控制信号都直接由8086产生，因此，系统中的总统控制电路被减到最少。这些特征就是最小模式名称的由来。 最大模式是相对最小模式而言的。最大模式用在中等规模的或者大型的8086系统中。在最大模式系统中，总是包含有两个或多个微处理器，其中一个主处理器就是8086，其他的处理器称为协处理器，它们是协助主处理器工作的。 8086CPU的两种工作模式 8086可工作于两种模式： 最小模式和最大模式 最小模式为单处理机模式，控制信号较少，一般可不必接总线控制器。 最大模式为多处理机模式，控制信号较多，须通过总线控制器与总线相连。 二、8086最小模式下的主要引脚 数据和地址引脚 读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚 8086的引脚特性 1. MN/MX引脚 MN/MX 工作模式控制 =0（接地）：工作于最大模式； =1（接Vcc）：工作于最小模式。 8086的存储体结构 8086的存储体结构 BHE和A0的意义 5.地址锁存允许信号ALE引脚 ALE(Address Latch Enable) ：读写控制引脚 地址锁存允许，输出、三态、高电平有效 ALE引脚高有效时，表示复用引脚：AD7～AD0和A19/S6～A16/S3正在传送地址信息 由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚将地址锁存起来. 6. 存储器/ IO控制信号引脚 M/IO (IO/Memory) ：读写控制引脚 I/O或存储器访问，输出、三态 该引脚输出低电平时，表示CPU将访问I/O端口，这时地址总线A15～A0提供16位I/O口地址 该引脚输出高电平时，表示CPU将访问存储器，这时地址总线A19～A0提供20位存储器地址 当DMA时，此线浮空 7.读写控制引脚 WR（Write）： 写信号输出 写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器或I/O端口，当DMA时，此线浮空。 RD（Read）：读信号输出 读控制，输出、三态、低电平有效 有效时，表示CPU正在从存