集成电路的版图设计.ppt

集成电路的 版图设计 专题 目录 1. 什么是版图？ 2. 版图设计过程 3. 版图设计的准备工作 4. 集成电路版图设计规则 5. 集成电路版图设计举例 什么是集成电路？(相对分立器件组成的电路而言) 把组成电路的元件、器件以及相互间的连线放在单个芯片上，整个电路就在这个芯片上，把这个芯片放到管壳中进行封装，电路与外部的连接靠引脚完成。 什么是集成电路设计？ 根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。 1. 什么是版图？ 根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图，实现IC设计的最终输出。 版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。 版图与所采用的制备工艺紧密相关。 2. 版图设计过程 由底向上过程 主要是布局布线过程 布局：将模块安置在芯片的适当位置，满足一定目标函数。对级别最低的功能块，是指根据连接关系，确定各单元的位置，级别高一些的，是分配较低级别功能块的位置，使芯片面积尽量小。 布线：根据电路的连接关系（连接表）在指定区域（面积、形状、层次）百分之百完成连线。布线均匀，优化连线长度、保证布通率。 什么是分层分级设计？ 将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。一般来说，级别越高，抽象程度越高；级别越低，细节越具体 从层次和域表示分层分级设计思想 域： 行为域：集成电路的功能 结构域：集成电路的逻辑和电路组成 物理域：集成电路掩膜版的几何特性和物理特性的具体实现 层次：系统级、算法级、寄存器传输级(也称RTL级)、 逻辑级与电路级 集成电路设计与制造的主要流程框架 设计信息描述 举例： CMOS与非门的电路图 版图设计就是按照线路的要求和一定的工艺参数，设计出元件的图形并进行排列互连，以设计出一套供IC制造工艺中使用的光刻掩膜版的图形，称为版图或工艺复合图。 版图设计是制造IC的基本条件，版图设计是否合理对成品率、电路性能、可靠性影响很大，版图设计错了，就一个电路也做不出来。若设计不合理，则电路性能和成品率将受到很大影响。版图设计必须与线路设计、工艺设计、工艺水平适应。版图设计者必须熟悉工艺条件、器件物理、电路原理以及测试方法。 作为一位版图设计者，首先要熟悉工艺条件和器件物理，才能确定晶体管的具体尺寸。铝连线的宽度、间距、各次掩膜套刻精度等。其次要对电路的工作原理有一定的了解，这样才能在版图设计中注意避免某些分布参量和寄生效应对电路产生的影响。同时还要熟悉调试方法，通过对样品性能的侧试和显微镜观察，可分析出工艺中的间题。也可通过工艺中的问题发现电路设计和版图设计不合理之处，帮助改版工作的进行。特别是测试中发现某一参数的不合格，这往往与版图设计有关。 版图验证与检查 DRC（Design Rule Cheek）：几何设计规则检查 ERC（Electrical Rule Check）：电学规则检查 LVS（Layout versus Schematic）：网表一致性检查 POST SIMULATION：后仿真（提取实际版图参数、电阻、电容，生成带寄生量的器件级网表，进行开关级逻辑模拟或电路模拟，以验证设计出的电路功能的正确性和时序性能等)，产生测试向量 软件支持：成熟的CAD工具用于版图编辑、人机交互式布局布线、自动布局布线以及版图检查和验证 版图设计过程 大多数基于单元库实现 （1）软件自动转换到版图，可人工调整（规则芯片） （2）布图规划（floor planning) 工具 布局布线（place route）工具 布图规划：在一定约束条件下对设计进行物理划分，并初步确定芯片面积和形状、单元区位置、功能块的面积形状和相对位置、I/O位置，产生布线网格，还可以规划电源、地线以及数据通道分布 （3）全人工版图设计：人工布图规划，提取单元， 人工布局布线（由底向上：