9-数字集成电路基本单元与版图.ppt

闪存单元的等效耦合电容电路（续） 用VT (FG)代替式(9.26)中的VFG并整理可得到导通控制栅晶体管的最小控制栅极电压(VCG)如下： 其中，VT (FG)为导通浮栅晶体管的阈值电压。同样，两种数据存储状态(“0”和“l”)的阈值电压差可表示为： * 控制栅压具有低和高阈值电压的闪存单元的I-V特性曲线 * 思考题 1．画出CMOS标准反相器的电路图和版图。 2．画出二输入CMOS与非门和或非门的电路图和版图。 3．负载为大尺寸器件时，如何考虑前级电路的驱动能力？ 4．列出CMOS存储器的分类和各自的特点。 * * 在分析CMOS反相器的特性时，注意如下事实： 在电路中，PMOS和NMOS地位对等，功能互补 它们都是驱动管，都是有源开关，部分的互为负载： 它们都是增强型 MOSFET； 对输入和输出信号而言，PMOS和NMOS是并联的。 在直流电路上，PMOS和NMOS串联连接在Vdd 和地之间，因而有 Vdsn - Vdsp = Vdd Idsn从NMOS的d流向s，是正值, Idsp从PMOS的d流向s，是负值。 * 如果?n=?p，且有 Vtn= -Vtp，则有 Vi = Vdd/2 但是，?n ? (2-3) ?p，所以应有 Wp/Lp ? 2.5 Wn/Ln 由?n=?p，Vtn= -Vtp和Vi = Vdd/2，应有 VO = Vdd/2 * 对于模拟信号，CMOS反相器必须工作在B区和D区之间，反相器支路始终有电流流通， 所以 Is-s 0， Pdc 0 。 * 如果Vtn = |Vtp|=0.2Vdd，?n=?p，则 tr = tf CMOS的输出波形将是对称的。 * * * * * * * * * * * * * * * * * * * * 第九章 数字集成电路基本单元与版图 9.1 TTL基本电路 9.2 CMOS基本门电路及版图实现 9.3 数字电路标准单元库设计 9.4 焊盘输入输出单元 9.5 了解CMOS存储器 * 9.3 数字电路标准单元库设计 * 标准单元设计流程图 库单元设计 标准单元库中的单元电路是多样化的，通常包含上百种单元电路，每种单元的描述内容都包括： （1）逻辑功能； （2）电路结构与电学参数； （3）版图与对外连接端口的位置； 对于标准单元设计EDA系统而言，标准单元库应包含以下三个方面的内容： （1）逻辑单元符号库与功能单元库； （2）拓扑单元库； （3）版图单元库。 * 库单元设计 例 * 简单反相器 第九章 数字集成电路基本单元与版图 9.1 TTL基本电路 9.2 CMOS基本门电路及版图实现 9.3 数字电路标准单元库设计 9.4 焊盘输入输出单元 9.5 了解CMOS存储器 * 9.4 焊盘输入输出单元 * 输入单元 主要承担对内部电路的保护 一般认为外部信号的驱动能力足够大，输入单元不必具备再驱动功能。因此，输入单元的结构主要是输入保护电路。 为防止器件被击穿，必须为这些电荷提供“泄放通路”，这就是输入保护电路。输入保护分为单二极管、电阻结构和双二极管、电阻结构。 输入单元例 * 单二极管、电阻电路 双二极管、电阻保护电路 9.4.2 输出单元 A. 反相输出I/O　PAD 顾名思义，反相输出就是内部信号经反相后输出。这个反相器除了完成反相的功能外，另一个主要作用是提供一定的驱动能力。图9.37是一种p阱硅栅CMOS结构的反相输出单元，由版图可见构造反相器的NMOS管和PMOS管的尺寸比较大，因此具有较大的驱动能力。 * 输出单元 例 p阱硅栅CMOS反相输出I/O　PAD * 输出单元 例 去铝后的反相器版图 * 输出单元 (续) 大尺寸NMOS管版图结构和剖面 * 输出单元 (续) 反相器链驱动结构 假设反相器的输入电容等于Cg，则当它驱动一个输入电容为f·Cg的反相器达到相同的电压值所需的时间为f·τ。如果负载电容CL和Cg的CL/Cg = Y时，则直接用内部反相器驱动该负载电容所产生的总延迟时间为ttol = Y·τ。 如果采用反相器链的驱动结构，器件的尺寸逐级放大f倍，则每一级所需的时间都是f· τ，N级反相器需要的总时间是N·f·τ。由于每一级的驱动能力放大f倍，N级反相器的驱动能力就放大了f N倍，所以f N＝Y。对此式两边取对数，得： 　　　　　　　 N=lnY/lnf 反相器链的总延迟时间ttol =N*f*τ=(f/lnf)*τ*lnY 　　　　　　　 * 输出单元 (续) 直接驱动