第1章 010存储体系.ppt

第5章 存储体系 5.1 存储体系概述 5.2 主存储器 5.3 主存储器与CPU的连接 5.4 高速存储器 5.5 高速缓冲存储器Cache 5.6 虚拟存储器 5.7 外存储器 5.8 存储保护 作业 5.3主存储器与CPU的连接 一、背景知识——存储芯片简介 二、存储器容量扩展的三种方法 三、主存储器与CPU的连接 一、背景知识——存储芯片简介 存储芯片的引脚封装 二、存储器容量扩展的三种方法 1、位扩展 从字长方向扩展 2、字扩展 从字数方向扩展 3、字位扩展 从字长和字数方向扩展 1、位扩展 要求：用1K×4位的SRAM芯片 ? 1K×8位的SRAM存储器 1、位扩展 容量= 210×8位 举例验证: 读地址为0 的存储单元的内容 1、位扩展 要点： （1）芯片的地址线A、读写控制信号WE#、片选信号CS#分别连在一起； （2）芯片的数据线D分别对应于所搭建的存储器的高若干位和低若干位。 2、字扩展 要求： 用1K×８位的SRAM芯片 ? 2K×8位的SRAM存储器 2、字扩展 分析地址： A10用于选择芯片 A9~A0用于选择芯片内的某一存储单元 2、字扩展 容量= 211× 8位 举例验证: 读地址为 0的存储单元的内容 读地址为 10 … 0 的存储单元 的内容 2、字扩展 要点： （1）芯片的数据线D、读写控制信号WE#分别连在一起; （2）存储器地址线A的低若干位连接各芯片的地址线; （3）存储器地址线A的高若干位作用于各芯片的片选信号CS#。 3、字位扩展 需扩展的存储器容量为M× N位 , 已有芯片的容量为L× K位 (LM,KN) 三、主存储器与CPU的连接 1、根据CPU芯片提供的地址线数目，确定CPU访存的地址范围，并写出相应的二进制地址码； 2、根据地址范围的容量，确定各种类型存储器芯片的数目和扩展方法； 3、分配CPU地址线。CPU地址线的低位（数量＝存储芯片的地址线数量）直接连接存储芯片的地址线；CPU高位地址线皆参与形成存储芯片的片选信号； 4、连接数据线、R/W#等其他信号线，MREQ#信号一般可用作地址译码器的使能信号。 需要说明的是，主存的扩展及与CPU连接在做法上并不唯一，应该具体问题具体分析 例5－1 例5-1：设CPU有16根地址线，8根数据线，并用MREQ#作访存控制信号（低电平有效），用R/W#作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K*4位SRAM；4K*8位SRAM；8K*8位SRAM；2K*8位ROM；4K*8位ROM；8K*8位ROM；及3：8译码器和各种门电路。 要求：主存的地址空间满足下述条件：最小8K地址为系统程序区（ROM区），与其相邻的16K地址为用户程序区（RAM区），最大4K地址空间为系统程序区（ROM区）。 请画出存储芯片的片选逻辑，存储芯片的种类、片数 画出CPU与存储器的连接图。 解题 第二步：选择芯片 最小8K系统程序区←8K*8位ROM，1片 16K用户程序区←8K*8位SRAM， 2片； 4K系统程序工作区←4K*8位SRAM， 1片。 第三步，分配CPU地址线。 CPU的低13位地址线A12~A0与1片8K*8位ROM和两片8K*8位SRAM芯片提供的地址线相连；将CPU的低12位地址线A11~A0与1片4K*8位SRAM芯片提供的地址线相连。 第四步，译码产生片选信号。 例5－2 例5-2： 设有若干片256K×8位的SRAM芯片，问如何构成2048K×32位的存储器？需要多少片RAM芯片？该存储器需要多少根地址线？画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。 解：采用字位扩展的方法。 SRAM芯片个数：2048K/256K ×32/8 = 32片 每4片一组进行位扩展，共8组芯片进行字扩展 片选：该存储器需要21条地址线A20～A0，其中高3位用于芯片选择接到74LS138芯片的CBA，低18位接到存储器芯片地址。 MREQ#：作为译码器的使能信号。 5.4 高速存储器 解决问题：弥补CPU与主存速度上的差异。 从存储器角度，解决问题的有效途径： 主存采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长； 采用并行操作的多端口存储器； 在CPU和主存之间加入一个高速缓冲存储器（Cache），以缩短读出时间； 在每个存储器周期中存取几个字（多体交叉存储）。 5.4 高速存储器 一、双端口存储器 二、多体交叉存储器 三、相联存储器 一、双端口存储器 特点：同一个存储器具有两组相互独立的读写控制线路，允许两个独立的CPU或控制器同时异步地访问存储单元，