有哪些信誉好的足球投注网站- 1、本文档共14页，可阅读全部内容。
- 2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
原创modelsim
如何使用ModelSim-Altera 作電路模擬? (SOC) (Quartus II) (ModelSim)
Abstract
在Quartus II 雖然可以用Vector Waveform 的方式作電路模擬，不過這僅限於簡單的模擬，該如何用ModelSim-Altera 配
合testbench 來做較複雜的電路模擬呢?
Introduction
使用環境：Quartus II 7.2 SP3 + ModelSim-Altera 6.1g
在(筆記) 如何設計邊緣檢測電路? (SOC) (Verilog)，我們使用了Quartus II 內建的vector waveform 來模擬，可以使用
GUI 介面來指定波形，非常方便，對於小電路來說，這種拖拖拉拉的方式還算順手，但大電路還是得靠Verilog 來寫testbench，
然後配合ModelSim 做模擬。本篇使用(筆記) 如何設計邊緣檢測電路? (SOC) (Verilog)的上升沿檢測電路(posedge
detection circuit)，並加上testbench 搭配ModelSim-Altera 做模擬。
Step 1：
posedge_detection_tb.v / Verilog
1 /*
2 (C) OOMusou 2008
3
4 Filename : posedge_detection_tb.v
5 Compiler : ModelSim-Altera 6.1g
6 Description : testbench of posedge_detection.v
7 Release : 07/09/2008 1.0
8 */
9
10 `timescale 1ns/10ps
11 module posedge_detection_tb;
12
13 reg clk;
14 reg rst_n;
15 reg i_data_in;
16 wire o_rising_edge;
17
18 posedge_detection u0 (
19 .clk(clk),
20 .rst_n(rst_n),
21 .i_data_in(i_data_in),
22 .o_rising_edge(o_rising_edge)
23 );
24
25 parameter clkper = 100;
26 initial begin
27 clk = 1b0;
28 end
29
30 always begin
31 #(clkper / 2) clk = ~clk;
32 end
33
34 initial begin
35 rst_n = 1b1;
36 i_data_in = 1b0;
37
38 #75;
39 i_data_in = 1b1;
40
41 #100;
42 i_data_in = 1b0;
43
44 #125;
45 i_data_in = 1b1;
46
47 #75;
48 i_data_in = 1b0;
49
50 #175;
51 i_data_in = 1b1;
52
53 #25;
54 i_data_in = 1b0;
55 end
56
57 endmodule
使用testbench 描述出如下在vector waveform 中的波形
Step 2：
設定Quartus II 使用ModelSim-Altera 模擬
Assignments - Settings - Category ：EDA Tool Settings - Simulation：
Tool name ：ModelSim-Altera
選取Run gate-level simulation automatically after compilation
Format for output netlist：Verilog
Time scale ：1 us
Step 3：
設定testbench
在同一頁的NativeLink settings 選擇Compile test bench，按下TestBenches..加入posedge_detec
文档评论（0）