硬件加减法器的设计.doc

学 号： 201140410337 课 程 设 计 题 目 硬件加减法器的设计 教 学 院 计算机学院 专 业 计算机科学与技术 班 级 2011级（3）班 姓 名 张勇 指导教师 高 芹 2013 年 1 月 20 日 课程设计任务书 2012～2013学年第 1 学期 学生姓名： 张勇 专业班级：计算机科学与技术（3）班 指导教师： 高芹 工作部门： 计算机学院 一、课程设计题目 硬件加减法器的设计 二、课程设计内容（含技术指标） 1．利用QUARTUS软件设计8位的补码加减法电路。 方案一：用原理图设计法设计8位行波进位加减法器。 方案二：用原理图设计法设计8位超前进位加法器。 方案三：用VHDL设计法设计8位加减法器。 2. 输入两个8位数据分别存放在A、B寄存器中，通过计算，将结果Y以十进制显示在数码管上，并判断是否产生溢出，用V表示，如果溢出，使蜂鸣器报警。 总体框图参考下图： 三、进度安排 2012年12月29日，课题讲解，布置任务查阅资料，分析、讨论与设计，进行调试完成联调，进行测试成果验收，1 课程设计概述 4 1.1 课设目的 4 1.2 设计任务 4 1.3 设计要求 4 2 实验原理与环境 6 2.1 实验原理 6 2.2 实验环境 7 3 总体方案设计 8 3.1 需求分析 8 3.2 硬件设计 8 4 详细设计与实现 10 4.1 硬件实现 10 5 实验过程与调试 14 5.1 仿真 14 5.2 主要故障与调试 16 5.3 功能测试 16 5.4 实验流程图 18 6 设计总结与心得 19 6.1 课设总结 19 6.2 课设心得 19 参考文献 21 课程设计概述 课设目的 计算机组成原理是计算机专业的核心专业基础课。课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行设计及实现，进一步提高分析和解决问题的能力。 学习从书籍以及实践的经历方面去获取知识加强自我学习的能力，对计算机组成原理更进一步的了解，从而锻炼自己的动手能力实践课本上的知识来加深对知识的掌握。 （2）掌握硬件描述语言VHDL及原理图设计方法；掌握QUARTUC II软件平台。 （3）培养小组团队间的团结合作精神 设计任务 加减法器的目的是利用QUARTUS软件设计8位的补码加减法电路，实现八位二进制数的加减运算，通过指示灯亮暗来判断结果，并且用一个信号灯判断是否溢出。 具体设计任务如下： 1．输入两个8位数据分别存放在A、B寄存器中，通过计算，将结果Y显示在数码管上，并判断是否产生溢出，用V表示，如果溢出，使蜂鸣器报警。 2.用原理图设计法设计8位行波进位加减法器。 设计要求 根据理论课程所学的至少，设计出简单计算机系统的总体方案，结合各单元实验积累和课堂上所学知识，选择适当芯片，设计简单的计算机系统，具体要求如下： 根据课设指导书的要求，制定设计方案。 设计一个八位二进制数的寄存器。 设计一个一位二进制数的加减法器。 画出自己所涉及加减法器的原理图和器件连接引脚。 设计硬件电路，载入试验箱实现功能。 实验原理与环境 实验原理 运用到数字逻辑与计算机组成原理知识，包括逻辑电路的设计，及加减法器的原理，根据运算的过程得到方程，从而画出原理图。 一位全加器的原理为，两个二进制数Ai，Bi和一个进位输入Ci相异或，产生一个和输出Si，以及一个进位输出Ci+1。表中列出一位全加器FA进行加法运算的输入输出真值表2.1。 表2.1一位全加器真值表 输入 输出 Ai Bi Ci Si Ci+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 根据表所示的真值表，三个输入端和两个输出端可按如下逻辑方程进行联系： S i=Ai⊕Bi⊕Ci Ci+1=AiBi + BiCi+ CiAi 而八位二进制的加法器则是有这样的二进制加法器串联而成，如图2.2，其中M用高低电压来控制，低电压时M=0，此时做加法（A+B）运算，高电压时M=1，此时做减法[A补+（-B）补]运算 ，而V控制溢出。 图2.2八位二进制加法器原理图 n=8 实