第六章 中断控制器、DMA控制器和计数器／定时器.ppt

微型计算机原理本科课程——第六章 中断控制器、DMA控制器和计数器/定时器 解放军理工大学工程兵工程学院伪装与仿真工程系计算机教研室 伍红兵 2002年10月10日 8.3 中断控制器8259A 8259A可编程中断控制器，用于管理外部中断请求。因为CPU芯片的外部中断请求引脚INTR只有一根，但外部中断源可以有多个，例如，日时钟、键盘、串口、并口和软盘等多个中断源。所以在PC系列中用8259A可编程控制器来协助CPU管理外中断源。 8259A是一种功能很强的可编程中断管理芯片，它可以对中断源进行优先权判决、当被CPU响应后，可以向CPU提供中断向量号n，还可以根据需要屏蔽中断请求。 一片8259A可以管理8级中断源。当采用主从级联方式可以扩大中断源数。 8.3.1 8259A基本知识 介绍以下内容： 8259A的级联使用示意图 8259A的引脚信号图 8259A的引脚信号说明 8259A的内部结构说明 8259A的内部结构图（框图） 8259A级联使用示意图 8259A芯片的引脚信号图 8259A的引脚信号—1 Intel 8259A芯片为双列直插式封装，有28个引脚。 引脚信号排列图请参见上图。 引脚信号说明如下： D0～D7：数据线，双向，用来与CPU交换数据。 INT：中断请求，输出信号，由8259A传给CPU（INTR引脚），或由从8259A传给主8259A。 INTA#：中断响应，输入信号，接来自CPU的中断响应信号，低电平有效。 IR0～IR7：中断请求输入，由外设传给8259A。8259A默认的中断优先级为IR0IB1…IR7，用户可以根据需要通过编程来改变它。当有多片8259A级联时，从片的INT引脚与主片的IRi相连。 8259A的引脚信号—2 SP#/EN#：从设备编程/缓冲器允许的双功能引脚，双向传输，低电平有效。 当作为输入时，用来决定本片8259A是主片还是从片。执行SP功能，如SP为1(接高电位)，则为主片；如SP为0 (接地电位) ，则为从片。 当作为输出时，执行EN功能，启动总线。输出的EN信号控制总线缓冲器(8259A与系统总线)的接受与发送(传输方向)。 SP/EN到底作为输出还是输入，决定于8259A是否采用缓冲方式工作。 如果采用缓冲方式，则SP/EN端作为输出。 如果采用非缓冲方式，则SP/EN端作为输入。 RD#：读信号，输入，低电平有效。来自CPU的IOR。 WR#：写信号，输入，低电平有效。来自CPU的IOW。 8259A的引脚信号—3 A0：内部寄存器的选择，输入信号。8259A规定，当A0=0时，对应的寄存器为ICWl，OCW2和OCW3；当A0=1时，对应的寄存器为ICW2～ICW4和OCWl。由于A0的一个状态要对应与多个不同的寄存器，因此要通过写入顺序和在各命令字中用识别位加以区别。 CS#：片选信号，输入。一般来自地址译码器的输出，作为系统对8259A的选择信号，低电平有效。 CAS0～CAS2：级联信号 对主片来讲是输出信号，由它们的不同组合000-111，分别确定连在本8259A芯片哪个IRi上的从片工作（执行）。 对从片来讲这三个信号是输入信号，以此可以判别本从片是否被选中。 8259A的内部结构—1 下图是8259A的内部结构框图，请参看该图。 其主要模块的功能作如下介绍。 [1]中断请求寄存器IRR 这是一个8位的寄存器，用来接收来自IR0～IR7上的中断请求信号，并在IRR的相应位置位。外设产生中断请求的方式有两种：一种是边沿触发方式，另一种是电平触发方式。用户可根据需要通过编程来设置。 [2]数据总线缓冲器 这是一个8位的双向的三态缓冲器，用作8259A与系统数据总线的接口，用来传输初始化命令字，操作命令字，状态字和中断类型码。 8259A的框图(内部结构) 8259A的内部结构—2 [3]中断屏蔽寄存器IMR IMR是一个8位的寄存器，用来存放中断屏蔽字，它是由用户通过编程(操作命令字OCWl)来设置的。IMRi与IRi一一对应，当IMR中第i位置位时，就屏蔽了来自IRi的中断请求，使锁存于IRRi位的中断请求不能送达优先权裁决(分析)电路参加排队，也就是说，禁止了IRi的中断请求获得服务的机会。这样用户就可以根据需要设置IMR的值，从而改变系统原有的中断优先级。 参看下面的8259A中断判优电路原理图 8259A的中断判优电路原理 中断请求优先级比较器内部构造 8259A的内部结构—3 [4]当前服务寄存器ISR 这也是一个8位的寄存器，它与IRi中断源一一对应，它标记了CPU正在为哪些中断源服务，这又分为两种情况。 其一，若CPU不处于中断服务状态，发生了没有被屏蔽的中断请求，CPU满足中断响应条件将响应这些请求中级别最