工艺保全教育资料－－DMOS流程.ppt

SGNEC CONFIDENTIAL DMOS 产品基础知识 FOUNDRY 部技术Team DMOS定义 Double Diffusion Metal Oxide Semiconductor 双阱扩散金属氧化物半导体 一般泛指：功率器件 SGNEC: NX、ZB、CC、NA DMOS 定义 NX工艺相关知识 Chip平面结构： Chip 平面结构： Chip断面结构： Chip断面结构： Chip结构 The perimeter of every individual die is the termination; this region completely surrounds the active area of the die. Termination Area Regions: Junction termination Field Oxide Gate runner (gate contact) Channel-stop trench Field Plate (metal) Chip结构 Active Area is surrounded by termination area Active Area Regions: Trench (filled with Polysilicon, lined with gate oxide) Source Body (channel region) Tub BPSG Interlayer Dielectric Contact Openings Contact Implant for Ohmic Contact Drain (= epitaxial layer, substrate, and backmetal) NX工艺分类 NX工艺分类 NX MASK间相关性 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX 工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 Active Area Mask (Field Oxide Pattern; Exposes Active Areas) Active Area (Wet) Etch NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺异常 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 NX工艺流程 Beware of: Pointing trench (poor Bvox, high Igss leakage, reliability problem) BPSG Crystals (Catastrophic Igss) Poor Source Mask Development (low Vth) Wrong Source Mask CDs (low Vth, poor UIS performance) Misaligned Source Mask (low Vth, high Rds) Polysilicon Residue (Incomplete Etch) = Catastrophic Igss Polysilicon Overetch (low Vth and Rds, Idsx leakage, Igss leakage) Incomplete Pad Etch (high Rds) Small Contact Openings (high Rds, poor UIS) Metal over etch/under etch(longer switching time/G-S short) NX特性参数说明 NX特性参数说明 NX特性参数说明 NX特性参数说明 NX特性参数说明 NX特性参数说明 NX特性参数说明 NX特性参数说明 NX特性参数说明 NX特性参数说明 Failure mode Low / High Vt Possible causes Contamination Body concentration Source concentration Body junction depth Source junction depth Phosphorus poly doping concentration(P-ch) Insufficient Alloy Gate oxide thickness NSG/BPSG CVD Ti-