- 1、本文档共40页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* * * 从ALU和alu_test两个模块来看,通过采用`include语句,并且在package中采用条件编译,无论这两个模块是同时编译还是单独编译,均能正确达到目标,但我还是不喜欢用`include这种方式!!!! * 自动任务和函数每次调用时才分配存储区,因为对每个模块来说,引用的自动任务或函数的存储区是独立,保证了综合前后行为相同。 编译单元域中定义的parameter常量不能重新定义,综合将把编译单元域中声明的常量看成文本值 * * * 未命名块中声明的变量虽然不能被层次化引用,但软件工具会给未命名块一个推断名,以便于波形显示工具能引用未命名块中的局部变量! * * 左:5ns,右:5ms * timeunit and timeprecision除可以用Verilog中的时间单位外,还可以用一个特殊的单位:step * * 2.2.5 综合指导 在编译单元域声明的可综合结构有: (1)typedef用户定义类型 (2)自动函数 (3)自动任务 (4)parameter和localparam常量 (5)package导入 package中定义的变量是共享变量,不可综合 package中定义的静态任务和函数也是不可综合的! 2.3 未命名语句块中的声明 Verilog允许在命名的begin…end或fork…join块中声明局部变量,局部变量避免了对同名但用途不同的模块级变量的无意义访问。 module chip(input clock); integer i; always @(posedge clock) begin : loop integer i; for (i = 0; i = 127; i = i + 1) begin …… end ---for end ---always endmodule 2.3 未命名语句块中的声明 在命名块中声明的变量可以用包含块名的层次路径引用,层次化引用不可综合,通常在验证程序使用。 module test; reg clock; chip chip(.clock(clock)); always #5 clock = ~clock; initial begin clock = 0; repeat (5) @(negedge clock); $display(“chip.i = %0d”, chip.i); $display(“chip.loop.i = %0d”, chip.loop.i); end endmodule 2.3 未命名语句块中的声明 SystemVerilog扩展了Verilog,允许在未命名块中声明变量,语法与在命名块中声明相同。 module chip(input clock); integer i; always @(posedge clock) begin integer i; for (i = 0; i = 127; i = i + 1) begin …… end end endmodule 未命名块中声明的变量不能被层次化引用! 2.4 仿真时间单位和精度 Verilog语言不能在时间值后指定时间单位,时间值之间有简单的关系如1时间单位延时3个时间单位延时,可是…… always #5 clock = ~clock; 时钟周期是多长?10ps?10ns?10ms?单从这条语句本身不能得到答案,那么Verilog中又是如何解决的呢? 2.4.1 编译指令`timescale 编译指令`timescale包括两部分:时间单位和时间精度,时间精度表明仿真时时间的最小取值。`timescale对文件编译顺序有依赖性。 `timescale 1ns/1ns module A(…); nand #3 (…); endmodule module B(…); nand #5 (…); endmodule `timescale 1ms/1ms module C(…); nand #2 (…); endmodule `timescale 1ns/1ns module A(…); nand #3 (…); endmodule module B(…); nand #5 (…); endmodule `time
您可能关注的文档
- 第七篇分布式系统中容错技术.ppt
- 第七篇用户界面设计.ppt
- 第七篇游客特殊要求处理教案.doc
- 【电工】第6节电动机.ppt
- 第七章 继承性与派生类.ppt
- 【三维设计】2015高考化学一轮热点专题 化学反应速率、化学平衡图像分析配套课件 新人教版.ppt
- 第七章 继承性与派生类-刘丹.ppt
- 第七章 类的概念及定义(一).ppt
- 第七章 类和面向对象编程.pdf
- 第七章 类模板及向量.ppt
- 2024年江西省寻乌县九上数学开学复习检测模拟试题【含答案】.doc
- 2024年江西省省宜春市袁州区数学九上开学学业水平测试模拟试题【含答案】.doc
- 《GB/T 44275.2-2024工业自动化系统与集成 开放技术字典及其在主数据中的应用 第2部分:术语》.pdf
- 中国国家标准 GB/T 44275.2-2024工业自动化系统与集成 开放技术字典及其在主数据中的应用 第2部分:术语.pdf
- GB/T 44285.1-2024卡及身份识别安全设备 通过移动设备进行身份管理的构件 第1部分:移动电子身份系统的通用系统架构.pdf
- 《GB/T 44285.1-2024卡及身份识别安全设备 通过移动设备进行身份管理的构件 第1部分:移动电子身份系统的通用系统架构》.pdf
- 中国国家标准 GB/T 44285.1-2024卡及身份识别安全设备 通过移动设备进行身份管理的构件 第1部分:移动电子身份系统的通用系统架构.pdf
- GB/T 44275.11-2024工业自动化系统与集成 开放技术字典及其在主数据中的应用 第11部分:术语制定指南.pdf
- 中国国家标准 GB/T 44275.11-2024工业自动化系统与集成 开放技术字典及其在主数据中的应用 第11部分:术语制定指南.pdf
- 《GB/T 44275.11-2024工业自动化系统与集成 开放技术字典及其在主数据中的应用 第11部分:术语制定指南》.pdf
文档评论(0)