第三篇 嵌入式系的存储系统.ppt

嵌入式系统设计原理及应用 嵌入式系统的存储系统 第二章 嵌入式系统硬件 本章要了解的几个问题 3.1 存储器组织及接口方式 3.1 存储器组织及接口方式 随机存储器组织 分为静态存储器(SRAM)、动态存储器(DRAM) SRAM读写速度比DRAM块 SRAM功耗大于DRAM DRAM的集成度可以做得更大，则其存储容量更大 DRAM需要周期性刷新，而SRAM不需要 3.1 存储器组织及接口方式 CPU与SRAM接口电路 3.1 存储器组织及接口方式 CPU与DRAM接口电路 3.1 存储器组织及接口方式 只读存储器组织 3.1 存储器组织及接口方式 FLASH分为NORFlash和NANDFlash其各自的特点如下： NOR的读取速度大于NAND,NAND的擦除和写入速度大于NOR NAND擦除单元比NOR小，因此擦除电路少 NAND采用512字节的块 接口差异较大，NAND的尺寸几乎是NOR的一半，因此价格更低 NAND的理论擦写次数是100万，NOR的是10万 NAND的坏块是随机分布的，并且使用复杂 NOR占据1~16M的市场而NAND占据8~128M的市场 3.2 存储器接口设计 SRAM的接口设计 3.2 存储器接口设计 DRAM的接口设计 3.2 存储器接口设计 NAND FLASH的接口设计 3.2 存储器接口设计 NAND FLASH的接口设计 3.2 存储器接口设计 NAND FLASH的接口设计 3.3 高速缓存机制 高速缓存机制原理 3.3 高速缓存机制 高速缓存机制原理 高速缓存只保留主存储器的一小部分数据的备份，这一小部分数据是短时间内CPU即将访问的是CPU经常要访问的，这就可以提高读取速度和系统效率。 3.3 高速缓存机制 数据替换策略 高速缓存机制的引入一般基于以下两个条件： 两级存储器速度相差大 高频使用工作集远小于高速缓存容量 即便满足上诉条件，也需要采用合适的 合适的数据替换策略提高系统数据或代 码读取速度 3.3 高速缓存机制 数据替换策略 随机法 先进先出法 最近最少使用法 3.3 高速缓存机制 数据一致性 高速缓存的数据因为下面两点原因有些时候可能造成和主存的数据不一致： CPU写Cache时没有立即写主存 输入输出端口的控制器或输入输出设备写主存器，但不写Cache 3.3 高速缓存机制 数据数据一致性 解决数据不一致有两种策略： 写直达策略 歇回策略 高速缓存性能分析 命中率 加速比 3.4 虚拟存储机制 虚拟存储机制，指的是把多个存储介质模块通过一定的手段集中管理。利用一个存储池将所有的存储介质统一管理，因而从系统的角度看到的就不是多个存储介质模块，而是一个被分区的超大容量的存储系统。 3.4 虚拟存储机制 虚拟内存技术(MMU)原理 3.4 虚拟存储机制 逻辑空间到物理空间的映射有两种 分段方式 支持较大的、任意大小的主存储区域 分页方式 支持较小的、固定大小的主存储区域 例图1 NOR FLASH和DRAM接线 例图2 NAND接线 * * 存储器组织及接口方式 存储器接口的设计方法 高速缓存机制 虚拟存储机制是如何实现的