第二章 8086微处理器及其系统.ppt

内部寄存器 算术逻辑单元(ALU)及标志寄存器 条件标志 控制标志 8086的引脚及其功能 8086系统存储器的地址 8086系统内存地址的一些专用区域 8086系统的工作模式 最大模式系统 最大模式下的总线写周期 其他控制信号 （1） M/IO(Memory/Input Output)及WR信号，输出、三态。这两个信号与RD信号合起来决定系统中数据传出的方向，其组合及对应功能见表2-4 5. 非读写状态 1 1 X 无效组合 0 0 X 存储器写 0 1 1 存储器读 1 0 1 I/O写 0 1 0 I/O读 1 0 0 功 能 WR RD M/IO 表2-4 M/IO、 RD 及WR信号的功能 （3） HLDA(Hold Acknowledge) 总线请求响应信号，输出、高电平有效。 （4）INTA(Interrupt Acknowledge) 中断响应信号，输出、三态、低电平有效。 （5）ALE(Address Latch Enable) 地址锁存允许信号，输出、高电平有效。 （6）DEN(Data Enable) 数据允许信号，输出、三态、低电平有效。 （7）DT/R(Data Transmit/Recieve) 数据收发控制信号，输出、三态。 HOLD(Hold Request) （2） 总线保持请求信号，输入、高电平有效。 ●将MN/MX引脚接地就构成了8086CPU的最大工作模式。 最大模式下的有关引脚信号 8288总线控制器 最大模式下系统的典型配置 2.3.3 最大模式下的有关引脚信号 QS0,QS1(Instruction Queue Status)指令队列状态信号，输出。 除第1个字节外，还取走了后续字节中的代码 1 1 队列为空 1 0 无指令队列的第1个字节取走代码 0 1 无操作 0 0 意义 QS0 QS1 表2-5 QS1、QS0代码组合含义 S2、S1、S0( Bus cycle Status) 总线状态信号，输出。 3. LOCK(Lock)总线封锁信号，输出，低电平有效。 4.RQ/GT1,RQ/GT0总线请求/允许信号双向。 2. INTA IORC IOWC AIOWC MRDC MRDC MWTC AMWC 发出中断响应信号 读I/O端口 写I/O端口 暂停 取指令 读内存 写内存 无源状态 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 0 1 1 1 8288发出的控制命令 对应操作 S2 S1 S0 表2-6 S2、S1、S0 的代码组合操作 8288 总线控制器 ●在最大模式系统中要用到总线控制器8288，它根据CPU提供的S2，S1, S0信号产生各种总线控制信号。 8288逻辑框图 2-12 S2、S1、S0 来自8286CPU的状态信号。8288对这些状态进行译码产生相应的总线命令信号和输出控制信号。 CLK时钟输入端，通常接8284的CLK端。 AEN地址允许信号，输入。 5. IOB总线方式控制信号，输入。8288有两种工作方式： (1) 当IOB为低时，8288工作于系统总线方式（多处理器系统） (2) IOB为高时，8288工作于局部总线方式（单处理器系统） CEN命令允许信号 4. ，输入。 6. AIOWC 超前I/O写命令，输出。在总线周游该信号提前一个时钟周期发出I/O写命令，以便于I/O设备早作准备。 7. AMWC 超前存储器写命令，输出。其功能与AIOWC信号相似。 8. IOWC I/O 写命令，输出。只是数据总线上数据有效，可将数据写入被选中的I/O端口。 10. MRDC、MWTC 存储器读和存储器写命令，输出。 11. MCE/PDEN 输出，总线总模块允许/外部数据允许双功能信号。 12. INTA,DT/R,ALE 及 DEN 与8086最小模式的相应引脚信号功能相同，只有DEN信号的相位与最小模式相应引脚的相位相反。 ， 输出。通知外设端口将数据发送到数据总线上。 IORC I/O 读命令 9. 图2-12 8288总线控制器引脚图及结构示意图 图2-13 8086最大模式系统结构示意图 最大模式下系统的典型配置 8086的操作时序 2.4.1 复位操作及时序 2.4 图 2-14 8086 的复位时序 不作用状态 浮空 三态们 输出信号