第五章 C6000系列DSPs的集成外设 1.ppt

第五章 C6000系列DSPs的集成外设与硬件开发 （1） 片内程序存储器和数据存储器 （2）外部存储器接口(EMIF)的设计 （3） 直接存储器访问(DMA)和扩展的直接存储器访问(EDMA) （4）多通道缓冲串口(McBSP) （5）主机口(HPI)和PCI接口 （6）芯片的设置和其他片内集成外设 TMS320C6713 – 225MHz Audio DSP 存储器映射 C6000DSP系统通过EMIF(外部存储器接口)可以使用外部存储器。 L1P、L1D、L2分别由各自的控制器控制 C6000DSP总的存储地址范围为4GB(相应使用32位内部地址表示0000 0000~FFFF FFFF)。每种存储器映射都被分为片内程序存储器、片内数据存储器、片外存储器、片内外设空间 C6211/C6711/C6713只有1种存储器映射方式：片内存储器始终位于地址0处，可以当作程序或数据存储空间 C6211/C6711/C6713的存储器映射方式只需2位进行设置，即通过对主机口的HD[4:3]设置引导方式，利用电阻上拉或下拉设置引导方式 TMS320C6713存储器映射 621x/671x/64x的片内2级存储器 片内采用2级高速缓存结构，程序和数据拥有各自独立的高速缓存。 L1P:片内的第1级程序cache L1D:片内的第1级数据cache L2:程序和数据共享的第二级cache 由各自的控制器控制 直接映射cache：包含能缓存特定的高级存储器的唯一Cache行。这并不意味着该cache 像它所缓存的存储器一样包含很多行，而是指一个存储器地址只能由专门的行来缓存。例如，一个存储器地址被缓存在直接映射cache位置A，清除cache之后再缓存，它还是只能被缓存在位置A。 C6713DSP的片内存储器配置 621x/671x片内存储器结构 621x/671x片内存储器结构（续1） 分配(allocate)：是在Cache中寻找一个位置来存储新的、未缓存的数据的过程 Cache 高速缓冲存储器 Cache存储器是一种加速内存或磁盘存取的装置。 Cache工作原理：使用较快速的储存装置保留一份从慢速储存装置中所读取数据且进行拷贝，当有需要再从较慢的储存体中读写数据时，Cache能够使得读写的动作先在快速的装置上完成，如此会使系统的响应较为快速。 Cache和主存都分成块，每块由多个字节组成。Cache数据是主存数据的副本；Cache标记指出主存的哪些块存放在Cache中。由主存地址的低位部分作为Cache的地址访问Cache数据；用主存的块号字段访问Cache标记，并将取出的标记和主存地址的标记字段相比较，如果相等，说明访问的Cache数据有效，称Cache命中；如果不相等，说明访问的Cache数据无效，称Cache不命中，或访问失效。此时，需要访问主存，并且将包括此数据的一块信息装入Cache。如果Cache已经被装满，则需要根据某种替换算法，用此块信息替换Cache中原来的某块信息。 Cache通常由相联存储器实现。相联存储器的每一个存储块都具有额外的存储信息，称为标签(Tag)。当访问相联存储器时，将地址和每一个标签同时进行比较，从而对标签相同的存储块进行访问。Cache的基本结构如下： (1) 直接映像Cache: 地址仅需比较一次。 在直接映像Cache中，由于每个主存储器的块在Cache中仅存在一个位置，因而把地址的比较次数减少为一次。其做法是，为Cache中的每个块位置分配一个索引字段(set index)，用Tag字段区分存放在Cache位置上的不同的块。 单路直接映像把主存储器分成若干页，主存储器的每一页与Cache存储器的大小相同，匹配的主存储器的偏移量可以直接映像为Cache偏移量(offset)。 (2)组相联Cache 使用了几组直接映像的块，对于某一个给定的索引号，可以允许有几个块位置，因而可以增加命中率和系统效率。 使用两组各自独立的Cache效能通常比只使用一组较佳，这称为 2-Ways Associate，同样的，使用四组Cache则称为4ways Associate，但更多组的Cache会使得算法相对的复杂许多。 C6713 的L1P Direct mapped Cache；容量为4KB 行大小为64B(2个取指包宽度)，可以缓存64组（或128个取指包）；直接映射给外存中某个地址的内容 L1P的地址解析：CPU发出的32位取指地址分为 (1) Tag段(12~31位)：Cache中缓存数据的惟一标记 (2) set index 段(6~11位)：指令数据在Cache中映射位置的索引 (3)Offset段(0~5位)：确定取指包在Cache中字节偏移地址 L1P的