FPGA的波形发生器.doc

  1. 1、本文档共36页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
FPGA的波形发生器精要

西北工业大学 课 程 设 计 报 告 题 目: 波形发生器 学 院: 电子信息学院 班 级: 学生(学号): 2012301995 学生(姓名): 张雨 日期: 2014 年 1月 20日 摘 要 本设计基于FPGA开发板,利用硬件描述语言Verilog进行编程,通过DDS数字频率合成实现频率可调的正弦波、三角波、方波简易发生器。 本文所设计的内容就是基于Altera公司的现场可编程门阵列(FPGA)实现数字信号发生器的设计,FPGA具有密度高,功耗低,体积小,可靠性高等特点,设计时可以不必过多考虑具体硬件连接;本设计中应用Verilog硬件描述语言进行描述,使该数字信号发生器可以产生正弦波、方波、三角波、锯齿波四个独立的波形,并能对所产生的四种波形的频率和进行调节。设计输出频率范围是1kz———10kHz步进是1KHZ,测量的结果在数码管上显示 。 关键词: FPGA Verilog PS2协议 IIC协议 PCF8591 目 录 目录 课程设计目的 设计任务与要求 方案设计与论证 单元电路设计与参数计算 遇到问题的解决方法结论与心得 参考文献 附录???????????????????????????????16 题目:波形发生器 课程设计目的 1)巩固和加深所学电子技术课程的基本知识, 提高综合运用所学知识的能力; 2)培养学生根据课题需要选用参考书、查阅手册、图表和文献资料的能力,提高学生独立解决工程实际问题的能力; 3)通过设计方案的分析比较、设计计算、元件选绎及电路安装调试等环节.初步掌握单实用电路的工程设计方法; 4)提高学生的动手能力.掌握常用仪器设备的正确使用方法,学会对简单实用电路的实验调试和对整机指标的测试方法; 5)了解与课题有关的电路以及元器件的工程技术规范,能按课程设计任务书的要求编写设计说明书,能正确反映设计和实验成果,能正确绘制电路图等. 设计任务与要求 任务: 利用Verilog HDL或VHDL硬件描述语言及FPGA开发板实现波形发生器和学号循环显示。 设计要求: 1、显示学号 采用数码管显示; 循环显示2个人的学号后四位; 2、根据按键输出波形 1)根据按键输入不同,分别输出正弦波、方波、三角波(频率=1KHz); 2)根据按键改变频率(频率变化范围:1KHz-10KHz,每次频率变化1KHz); 3)输出频率在数码管上显示 方案设计与论证 显示学号:直接给数码管赋值显示学号,设计时钟频率,控制跳变。 1)频率部分:开发板的时钟脉冲是50MHz,作为显示脉冲频率太高,因而首先进行分频,分到肉眼可辨别的频率; 2)显示计数部分:要求循环显示两人的学号后四位,当CP脉冲的上升沿到来的时候对其进行计数,直到cnt 32d49_999_999 3 )数码管显示部分:对于2 )中的CP脉冲上升沿的计数,前两个数码管显示输出19部分,后两面数码管当cnt = 32d24_999_999的时候显示79,否则显示88,即能实现学号后四位的循环显示 根据按键输出波形 总体方案实现及系统框图 该设计以FPGA开发平台为核心,将各波形的幅值/相位量化数据存储在ROM内,按照设定频率,以相应频率控制字k为步进,对相位进行累加,以累加相位值作为地址码读取存放在存储器内的波形数据,经D/A转换和幅度控制、滤波即可得到所需波形。波形发生器采取全数字化结构,用硬件描述语言Verilog设计实现其频率可调可显示。经开发平台的D/A转化和外加滤波整形处理波形数据,理论上能够实现任意频率的各种波形。 DDS电路一

文档评论(0)

1520520 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档