电子设计自动化三3.4.ppt

3.4 VHDL语句 顺序描述语句 赋值语句 转向控制语句 等待语句 子程序调用语句 返回语句 空操作语句 信号代入语句 IF语句 2、CASE语句 LOOP语句的书写格式一般有两种： 在LOOP语句中，NEXT语句用于跳出本次循环 。 在LOOP语句中，用EXIT语句跳出并结束整个循环状态（而不是仅跳出本次循环），继续执行LOOP语句后继的语句。 6、WAIT语句 RETURN语句 RETURN语句是一段子程序结束后，返回主程序的控制语句。 NULL语句 3.5 并发描述语句 并发语句结构是最具VHDL特色的。 在VHDL中，并发语句有多种语句格式，它们在结构体中的执行是同步进行的，或者说是并行运行的；其执行方式与书写顺序无关。 在执行中，并发语句之间可以有信息往来；也可以是互为独立、互不相关、异步运行（如多时钟情况）。但每一并发语句内部的语句运行方式可以不同，即有并行执行方式（如块语句）和顺序执行方式（如进程语句）。 2）条件信号代入语句 3）选择信号赋值语句 3.5.5 COMPONENT语句 GENERATE语句用来产生多个相同的结构，适合于生成存储器阵列和寄存器阵列。 GENERATE语句有两种格式： 决断(RESOLUTION)函数定义了当一个信号有多个驱动源时，以什么样的方式将这些驱动源的值决断为一个单一的值。决断函数用于声明一个决断信号。 PACKAGE RES_PACK IS FUNCTION RES_FUNC(DATA： IN BIT_VECTOR) RETURN BIT： SUBTYPE RESOLVED_BIT IS RES_FUNC BIT； END PACKAGE RES_PACK； ? PACKAGE BODY RES_PACK IS 决断函数 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. FUNCTION RES_FUNC(DATA：IN BIT_VECTOR) RETURN BIT IS BEGIN FOR I IN DATA RANGE LOOP IF DATA(I)=‘0’THEN RETURN ‘0’； END IF； END LOOP； RETURN ‘1’； END FUNCTION RES_FUNC； END PACKAGE BODY RES_PACK； Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. USE WORK.RES_PACK.ALL； ENTITY WAND_VHD IS PORT(X，Y：IN BIT； Z：OUT RESOLVED_BIT)； END ENTITY WAND_VHDL； ARCHITECTURE ART OF WAND_VHD IS BEGIN Z=X； Z=Y； END ARCHITECTURE ART； Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 并行信号赋值语句 (CONCURRENT SIGNA ASSIGNMENTS) 进程语句 (PROCESS STATEMENTS) 块语句 (BLOCK STATEMENTS) 条件信号赋值语句 (SELECTED SIGNA ASSIGNMENTS) 元件例化语句 (COMPONENT INSTANTIATIONS) 生成语句 (GENERATE STATEMENTS) 并行过程调用语句 (CONCU