【2017年整理】半导体器件物理ppt.ppt

本章内容 MOS二极管 MOSFET基本原理 MOSFET按比例缩小 CMOS与双极型CMOS 绝缘层上MOSFET MOS存储器结构 功率MOSFET 电荷耦合器件的结构如图所示，其器件是由覆盖于半导体衬底上的连续绝缘层(氧化层)上的紧密排列的MOS二极管阵列所组成．CCD可以实现包含影像感测以及信号处理等广泛的电子功能．CCD的工作原理牵涉到电荷储存以及由栅极电压控制的输运行为．图中显示对CCD施加一足够大的正偏压脉冲于所有的电极之上，以使其表面发生耗尽． 电荷耦合器件 (CCD) 一较高的偏压施加于中央的电极上，使中央的MOS结构有较深的耗尽区，并形成一电势阱．亦即由于中央电极下方较深的耗尽层而产生一个中央呈深阶状的电势分布．此时所感应生成的少数载流子(电子)，则会被收集至这个电势阱中。 MOS二极管 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 假使右侧电极上的电压增加到超过中央电极的电压时，我们可以得到如图(b)所示的电势分布。在此情况之下，少数载流子将由中央电极转移至右侧电极。随后，电极的电势可重新调整，使得静止的储存状态位于右侧的电极．由这一连串连续的过程，我们可以成功地沿着一线性阵列传送载流子． 电荷耦合器件 (CCD) MOS二极管 2 ) ( f 高压加于 a 2 SiO Si p - V 5 1 = f V 10 2 = f V 5 3 = f Si p - V 5 1 = f V 10 2 = f V 15 3 = f 2 SiO 输运 加更高电压，以使电荷 3 ) ( f b 2 ) ( f 高压加于 a 2 SiO Si p - V 5 1 = f V 10 2 = f V 5 3 = f 2 ) ( f 高压加于 a 2 SiO Si p - V 5 1 = f V 10 2 = f V 5 3 = f 2 SiO Si p - V 5 1 = f V 10 2 = f V 5 3 = f Si p - V 5 1 = f V 10 2 = f V 15 3 = f 2 SiO 输运 加更高电压，以使电荷 3 ) ( f b Si p - V 5 1 = f V 10 2 = f V 15 3 = f 2 SiO Si p - V 5 1 = f V 10 2 = f V 15 3 = f 2 SiO 输运 加更高电压，以使电荷 3 ) ( f b Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. MOSFET有许多种缩写形式，如IGFET、MISFET、MOST等． MOSFET为四端点器件，n沟道MOSFET的透视图如图所示．由一个有两个n+区域(即源极与漏极)的p型半导体所组成． 氧化层上方的金属称为栅极(gate)，高掺杂或结合金属硅化物的多晶硅可作为栅极电极，第四个端点为一连接至衬底的欧姆接触．(p沟道MOSFET的源漏区分？) 基本的器件参数有沟道长度L(为两个n+-p冶金结之间的距离)、沟道宽度Z、氧化层厚度d、结深度rj以及衬底掺杂浓度NA. 器件中央部分即为MOS二极管． MOSFET基本原理 2 SiO L + n + n j r Z d p 衬底 z ) ( y E y ) ( x E x 源极 栅极 漏极 2 SiO L + n + n j r Z d p 衬底 衬底 z ) ( y E y ) ( x E x z ) ( y E y ) ( x E x 源极 栅极 漏极 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. MOSFET中源极接地点作为电压的参考点． 当栅极无外加偏压时(VG=0)，源极到漏极电极之间可视为两个背对背相接的p-n结，而由源极流向漏极的电流只有反向漏电流． MOSFET的基本特性 当外加一足够大的正电压于栅极上时(VG 0,且VG VT) ，MOS结构将被强反型，以致于在两个n+型区域之间形成表面反型层即沟道．源极与漏极通过这一导电的表面n型沟道相互连结，并可允许大电流流过． 沟道的电导可通过栅极电压的变化来改变沟道中载流子的浓度加以调节．