门电路和组合辑电路.ppt

第12章 逻辑门 和组合逻辑电路 12.1 基本门电路 1. 与 门电路 1. 与 门电路 2. 或门电路 2. 或门电路 3. 非门电路 例： 用 “与非”门构成基本门电路 12. 6 组合逻辑电路的分析和设计 12. 2. 1 组合逻辑电路的分析 12. 2. 2 组合逻辑电路的设计 12. 3.1 加法器 12. 3.1 加法器 1. 半加器 2. 全加器 12. 3.2 编码器 2. 二 – 十进制编码器 12.3.3 译码器 译码器 74138集成译码器功表能 74LS139型译码器 2. 二-十进制显示译码器 12. 3.4 数据选择器和数据分配器 1. 数据选择器 例: 2. 数据分配器 数据分配器的功能表 应用举例 逻辑图 C B A 1 1 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 1 1 1 0 0 1 0 0 0 0 0 0 0 A A B B C C 草晋下扑堕含营麦罪哨朱用蓖徒幂诈粮准狼像骨贱人销吹痹斟崭嘻站群中门电路和组合辑电路门电路和组合辑电路 74138集成译码器 1 2 3 4 5 6 7 8 9 10 1 1 12 1 3 14 15 1 6 A0 A1 A3 S 2 S 3 S 1 Y 7 G ND V CC Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 0 铡霄所偶和诲铬小拳裤迈僚怪操脚隆咱醛畅韵龚舒晾上矮妈览嗓瞧爽峪煮门电路和组合辑电路门电路和组合辑电路 输 入 S1 × × L H H H H H H H H S2 H X × L L L L L L L L S3 × H × L L L L L L L L A2 × × × L L L L H H H H A1 × × × L L H H L L H H A0 × × × L H L H L H L H 输 出 Y0 H H H L H H H H H H H Y1 H H H H L H H H H H H Y2 H H H H H L H H H H H Y3 H H H H H H L H H H H Y4 H H H H H H H L H H H Y5 H H H H H H H H L H H Y6 H H H H H H H H H L H Y7 H H H H H H H H H H L 一个3线–8线译码器能产生三变量函数的全部最小项。 基于这一点用该器件能够方便地实现三变量逻辑函数。 盎凶讳孕铬屡贯瞩罩嵌遭侵自泥离染措童磨富符乓腋恤玛肪藉挚坦倾阜成门电路和组合辑电路门电路和组合辑电路 逻辑函数F＝AB＋BC＋AC 的最小项为： C B “1” A 74LS138 F 例： 利用74LS138实现逻辑函数F＝AB＋BC＋AC 解： F＝AB＋BC＋AC ＝ABC＋ABC＋ABC ＋ABC ＋ABC ＋ABC ＝∑m( 1,2,3,4,5,6) 构成的逻辑电路图 划菏朱眶揪丙鼎嚏污馆冉酌亚凉滦锄耀逛桌暂炕症烃掇祁兆八旋扼日经礼门电路和组合辑电路门电路和组合辑电路 74LS139型译码器 (a) 外引线排列图；(b) 逻辑图 (a) GND 1Y3 1Y2 1Y1 1Y0 1A1 1A0 1S 8 7 6 5 4 3 2 1 2Y2 2Y3 2Y1 1Y0 2A1 2A0 2S +UCC 10 9 16 15 14 13 12 11 74LS139 (b) 1 1 1 1 1 Y0 Y1 Y2 Y3 S A0 A1 双 2/4 线译码器 A0、A1是输入端 Y0~Y3是输出端 S 是使能端 恭偿悬吻俗豪禁孙闺梯窍杖几偏兔桓要宪垣炎惭由竿沙烽颊陵绘脆沃肋世门电路和组合辑电路门电路和组合辑电路 74LS139译码器功能表 输 入 输 出 S A0 A1 Y0 1 1 0 0 0 0 0 1 1 0 0 1 1 0 1 1 1 0 ? ? Y1 Y2 Y3 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 双 2/4 线译码器 A0、A1是输入端 Y0~Y3是输出端 S 是使能端 S = 0时译码器工作 输出低电平有效 箕赂伐债脂铅妊割让渣插楔啸姆竞镀言荡酌爱寻染傅促瞒证歪赫菲连赔镶门电路和组合辑电路门电路和组合辑电路 在数字电路中，常常需要把运算结果用十进制 数显示出来，这就