四位二进制计数器.docVIP

成 绩 评 定 表 学生姓名 班级学号 专 业 通信工程 课程设计题目 四位二进制计数器 评语 组长签字： 成绩 日期 2014 年7 月 15日 课程设计任务书 学 院 信息科学与工程学院 专 业 通信工程 学生姓名 班级学号 课程设计题目 四位二进制同步加法计数器（缺1011 1100 1101 1110 1111） 实践教学要求与任务: 了解数字系统设计方法。 熟悉Quartus II 8.1仿真环境及VHDL下载。 熟悉Multisim仿真环境。 设计实现四位二进制同步加法计数器（缺1011 1100 1101 1110 1111） 工作计划与进度安排: 第一周：熟悉Multisim及Quartus II 8.1环境，练习数字系统设计方法 第二周：1.在Quartus II 8.1环境中仿真实现四位二进制同步加法计数器（缺1011 1100 1101 1110 1111）。 2.在Multisim环境中仿真实现四位二进制同步加法计数器， 缺（1011 1100 1101 1110 1111），并通过虚拟仪器验证其正确性。 指导教师： 2014 年 6月19日 专业负责人： 2014 年6 月19日 学院教学副院长： 2014 年 6月20日 摘要 本次课程设计是在Quartus II 8.1软件的环境下，学习坚实的基础 在使用Multism进行逻辑电路的连接与分析时，要学会化繁为简，将复杂的连接更加简化清晰明了逻辑分析仪运行结果进行分析。：ＶＨＤＬ逻辑分析仪 一、课程设计目的 1 二、设计框图 1 三、实现过程 2 1、Quartus II实现过程 2 1.1建立工程 2 1.2调试程序 3 1.3波形仿真 6 1.4引脚锁定与下载 8 1.5仿真结果分析 9 2、multisim实现过程 9 2.1求驱动方程 9 2.2画逻辑电路图 13 2.3逻辑分析仪的仿真 14 2.4结果分析 14 四、总结 15 五、参考文献 17  一、课程设计目的 1、了解同步加法计数器工作原理和逻辑功能。 2、掌握计数器电路的分析、设计方法及应用。 3、学会正确使用JK触发器。 二、设计框图 状态转换图是描述时序电路的一种方法，具有形象直观的特点，即其把所用触发器的状态转换关系及转换条件用几何图形表示出来，十分清新，便于查看。 在本课程设计中，四位二进制同步加法计数器用四个CP下降沿触发的JK触发器实现，其中有相应的跳变，即跳过了1011 1100 1101 1110 1111五个状态，这在状态转换图中可以清晰地显示出来。具体结构示意框图和状态转换图如下： B:状态转换图 三、实现过程 1.QuartusⅡ实现过程 1.1建立工程。File——〉New Project wizardnext; 输入Project Name；即工程名; Project Location，即工程保存的位置；然后next——……——next直至finish。 图1.1 图1.2 1.2调试程序。File——〉NewVHDL File ， 图1.3 图1.4 写入程序，保存程序 图1.5 具体程序如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; entity count4 is PORT (cp,r:IN STD_LOGIC; q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); end count4; ARCHITECTURE Behavioral OF count4 IS SIGNAL count:STD_LOGIC_VECTOR(3 DOWNTO 0) ; BEGIN PROCESS (cp,r) BEGIN if r=0 then count=0000; elsif cpEVENT AND cp=1 THEN if count=1010 THEN count =0000; ELSE count = count+1; END if; end if; END PROCESS; q= count; end Behavioral; 双击Implement Design（或右键Run），运行程序，调试成功显示如下： 图1.6 1.3波形仿真。File选Vector wa