12章触发器及时序逻辑电路.ppt

* * 第十二章 触发器及时 序逻辑电路 例题及选择题 制作人：龚淑秋 例14-1 图14-1是由两个4位左移位寄存器A、B（均由维持阻塞D触发器组成）、“与门”C和JK触发器FD组成。A寄存器的初始状态为Q3Q2Q1Q0=1010，B寄存器的初始状态为 Q3Q2Q1Q0=1011， FD的初态QD=0，试画出 在CP作用下图中Q3A、 Q3B、 YC、 QD的波形。 解 移位寄存器B的Q3B接DOB，数码在CP 作用下不断地循环，Q3B的状态依次为101110111….。移位寄存器A的输入状态 DOA= Q3A Q3B，根据给定的初态值，在CP的作用下，Q3A的状态依次是101010101…。 YC的波形由Q3A与 Q3B相“与”后决定。触发器FD是下降沿触发的JK触发器， QD的波形将随YC的状态变化，并滞后YC的波形半个CP周期。所求波形如图 14-2所示。 QD FD K J YC 7 C Q3 Q3 A B DO DO CP 图14-1 例14-1图 1 2 4 3 5 6 7 8 CP Q3A 图14-2 例14-1解图 QD YC Q3B 例 14-2 图14-3是 由三个移位寄存器SRG4（1）、 SRG4（2）、SRG4（3）和一个全加器 （包括进位触发器C）构成的串行加法器， 它可实现两个4位二进制数相加，试分析 其工作过程。 S1 S1 CP CP CP SRG4（1） S2 S2 QD QD SRG4（2） A R D Q D C B A D C B CP SRG4(3) Si A2 A1 C1 CI-1 Bi Ai 全加器 A4 A3 (加数) 送数脉冲 置数脉冲 1 1 进位触发器C (被加数) B1 B2 B3 B4 移位脉冲 取数脉冲 高 低 输出 解 4位二进制串行加法计数器的工作过程如下： 1）进行运算之前，先将各寄存器、触发器清零。 2）令SRG4（1）、SRG4（2）处于并行输入状态 即 S1= S2 =1，利用送数脉冲将加数A3 A2 A1 A0 和被加数B3 B2 B1 B0分别送入相应的寄存器中。 3）令SRG4（1）、SRG4（2）、 SRG4（3 ）中 S1=0、 S2 =1，寄存器处于右移状态，在移位脉 冲作用下， SRG4（1）、SRG4（2）中的数据逐 位右移（低位在前，高位在 后）至全加器，并在 全加器中逐位相加。 4）每次相加结果，本位和SI存入寄存器SRG4（3 ） 中，进位位存入进位触发器C中，供下一位相加时 使用。 5）4位数据逐拍加完后，最后结果用取数脉冲由 SRG4（3）中取出。需注意的是 ，计算结果的最 高位由进位触发器C的输出端Q取出。 例14-3 现有两个D触发器，两个JK触发器。其逻辑符号如图14-4a所示。用它们组成异步4位二进制加法计数器，试画出正确的连接线路图。 解：首先要把D，JK触发器连成计数形式的T`触发器,即Qn+1=D=Qn；而J=K=1。其次D触发器的CP脉冲无圆圈是上升沿触发，当前一级的Q从1→0进位时应取Q为进位CP端，而JK触发器的CP脉冲有圆圈是下降沿触发，应接前一级的Q段端。再次，置“0”端，有圆圈平时接高电平“1”，无圆圈的应该低电平“0”才能正常工作。连接图如图14-4b所示。 Q4 Rd Rd Q1 Q2 Q3 Rd Rd Rd Rd Rd Q Q Q Q Q K J J K Q Q Q Q Q K D D a) Q b) D F1 F2 F3 Fd J CP 1 1 1 1 图14-4 例14-3图 例14-4 分析图14-5电路实现何种逻辑功能，其 中 X是控制端，对X=0和X=1分别分析，假定 初始状态为Q2=1，Q1=1。 CP X =1 =1 1 1 K1 Q2 Q1 Q2 Q2 J2 K2 Q1 Q1 J1 Rd 解 从图14-5可见,X是控制端,CP是时钟脉冲输