3CPU-1运算部件(10级).ppt

求证： –[Y ]补= [-Y]补 证明：∵ [X]补+ [Y]补=[X+Y]补 令X=-Y代入，则有 [-Y]补+ [Y]补=[-Y+Y]补=[0]补=0 ∴ [-Y]补=-[Y]补 若[Y]补=y0.y1y2…yn。求证:-[Y]补=y0.y1y2…yn+2-n 证明：①当[Y]补=0.y1y2…yn， Y=0.y1y2…yn ∵- [Y]补= [-Y]补 -y=-0.y1y2…yn， [-Y]补=1.y1y2…yn+2-n ②当[Y]补=1.y1y2…yn， Y=-(0.y1y2…yn +2-n) -y=0.y1y2…yn +2-n， [-Y]补=0.y1y2…yn+2-n ∴ - [Y]补= [-Y]补=y0.y1y2…yn+2-n 例 X=1011，Y=111 求X+Y。 例 X=-1011，Y=-111 求X+Y。 解：[X]补=0,1011，[Y]补=0,0111 解：[X]补=1,0101，[Y]补=1,1001 0,1011 (+11) 1,0101 (-11) + 0,0111 (+7) + 1,1001 (-7 ) 1,0010 0,1110 [X+Y]补 =1,0010 [X+Y]补=0,1110 X+Y=-1110 (-14) X+Y=+1110 (+14) 出错原因在于用了4个二进制位来表示绝对值为18的和数。 补码加减运算溢出 当运算结果超出了机器所能表示的范围时，数值位侵占了符号位，这种现象称为溢出。两个同符号的数相加会产生溢出。 两个正数相加，结果大于机器所能表示的最大正数，称为上溢（正溢）。 两个负数相加，结果小于机器所能表示的最小负数，称为下溢（负溢）。 第二节 算术逻辑运算部件ALU 如何构成一位二进制加法单元（全加器）？ 1、全加器（FA） 全加器（FA）是最基本的运算单元，由它构成加法器。 全加器有三个输入量：操作数Ai、Bi、以及低位传来的进位信号Ci-1 。 全加器有两个输出量：本位和Si、以及向高位的进位信号Ci。 全加器的逻辑方程和电路 根据真值表得： Si=Ai⊕Bi⊕Ci-1 Ci=AiBi+(Ai⊕Bi)Ci-1 Si : 本位和 Ci : 向高位的进位 全加器构成加法器 全加器并不存储信息，可用门电路来实现。用全加器能够方便地构成加法器。加法器分为串行加法器和并行加法器。 串行加法器只有一个全加器，数据逐位串行送入加法器进行计算。由于运算速度慢，一般不用。 并行加法器则由若干个这样的全加器构成，各位数据同时运算。并行加法器的位数与操作数的位数相等。并行加法器的最长运算时间主要取决于进位信号的传递时间。例如：11…11和00…01相加，最低位产生的进位将逐位影响到最高位. 由此可见，提高并行加法器速度的关键是尽量加快进位产生和传递的速度。 2、进位产生与传递 进位链的概念： 并行加法器中的每一个全加器都有一个从低位送来的进位输入和一个传送给高位的进位输出。我们把构成进位信号产生和传递的逻辑网络称为进位链。 进位链上每一位的进位表达式为： Ci=AiBi+(Ai⊕Bi)Ci-1 设 Gi=AiBi ，称为进位产生函数 Pi=Ai⊕Bi ，称为进位传递函数 ∴ 进位表达式 Ci=Gi+PiCi-1 串行进位 把n个全加器串联起来，就可以实现两个n位数的相加。这种加法器称为串行进位的并行加法器，串行进位又叫行波进位。 3、并行加法器的快速进位 改进串行进位方式的基本思路是让各进位同时形成，避免各进位之间的依赖关系。现在来分析一下进位关系。 展开C1=G1+P1C0 ；C2=G2+P2C1 ；… ，Cn=Gn+PnCn-1 得关系式： C1=G1+P1C0 C2=G2+P2C1=G2+P2G1+P2P1C0 C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1 +P4P3P2P1C0 ┇ 以上进位输出只与Gi、Pi以及最低进位C0有关，而且不依赖于其低位进位Ci-1的输入，因此各级进位可以同时产生，形成并行进位。 并行进位的特点 并行进位的特点是各级进位信号同时形成，与字长无关，提高了整体运算速度 。并行进位又叫先行进位。 最长延迟时间仅为2ty。