6.5、常用时序逻辑功能器件.ppt

2、二进制同步计数器 电路结构特点：各触发器的CP脉冲端连接在一起。当计数脉冲到来后，应该翻转的触发器同时翻转。这种计数器称为并行计数器。 小 结 计数器和寄存器是简单而又最常用的时序逻辑器件.它们在计算机和其他数字系统中的作用往往超过了它们自身的功能.计数器不仅能用于统计输入时钟脉冲的个数,还能用于分频、定时、产生节拍脉冲。寄存器的功能是存储代码。移位寄存器不但可以存储代码，还可用来实现数据的串行-并行转换、数据处理及数值的运算。 思路：（2）乘数法 是由两片集成计数器分别构成N1进制和N2进制计数器，计数脉冲接N1进制计数器的时钟输入端，N1进制计数器的输出作为N2进制计数器的时钟输入端，两个计数器一起即构成了N2×N1进制计数器。 第一片构成4进制计数器，直接用74LS290中的5进制计数器，即CP1接低电平，CP2接时钟脉冲，由Q3Q2Q1输出。计数器计数到Q3Q2Q1=100时给出复位信号，所以取：R0（1）= R0（2）= Q3。 第二片构成6进制计数器，先将74LS290接成10进制计数器，即CP2接Q0，CP1接计数输入，Q3Q2Q1Q0输出。计数器计数到Q3Q2Q1Q0 = 0110时给出复位信号，所以取：R0（1）= Q2、R0（2）= Q1。 最后将第二片的时钟脉冲CP接第一片的输出Q2，因为第一片计数由011变为000时，Q2由1到0有一个负脉冲信号，可使第二片翻转，即构成了4×6进制计数器。 1 CET CEP CP CR A B C D RCO PE QA QB QC QD × × × × 74161 1 1 CP1 1 1 CET CEP CP CR A B C D RCO PE QA QB QC QD × × × × 74161 1 1 1 例：用74LS290构成二十四进制计数器 　　74LS290是二－五－十进制计数器，用两片74LS290可构成 100进制计数器，然后利用异步反馈清零功能当高位片计数到2 （0010）低位片计数4（0100时），两片计数器全部清零。 思路：(1)整体反馈清零法 CP2 CP1 R9(1) R9(2) R0(1) R0(2) Q0 Q1 Q2 Q3 74LS290 CP CP2 CP1 R9(1) R9(2) R0(1) R0(2) Q0 Q1 Q2 Q3 74LS290 整 体 反 馈 清 零 法 数字电子时钟的计时、译码、显示电路： CP2 CP1 R9(1) R9(2) R0(1) R0(2) Q0 Q1 Q2 Q3 74LS290 CP CP2 CP1 R9(1) R9(2) R0(1) R0(2) Q0 Q1 Q2 Q3 74LS290 LT BI/RBO RBI 7448(1) A B C D a b c d e f g a b c d e f g BS201 1 LT BI/RBO RBI 7448(2) A B C D a b c d e f g a b c d e f g BS201 1 例:用74HCTl61构成60进制计数器。 采用6×10进制，用同步置位法，设起始状态为0000。 第一片接成10进制计数器，当计数到Q3Q2Q1Q0 = 1001时给出置数信号，所以取： ； 第二片接成6进制计数器，当计数到Q3Q2Q1Q0 = 0101时给出置数信号，所以可取： 。 当第一片由1001跳到0000时，第二片要翻转一次，由于74HC161是上升沿翻转，所以取CP2 =?Q3。最后得逻辑电路如图所示 。 6.5.2、寄存器和移位寄存器 功能：用来存储二进制数码的逻辑部件。 1、用D触发器构成的寄存器（74LS175） 74LS175 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC　4Q　　4Q 　4D 　3D 　3Q 　 3Q 　CP　 　RD　1Q　1Q 　1D　2D 　2Q　2Q 　GND 1D R C1 1D R C1 1D R C1 1D R C1 1 1 RD CP 1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q 1D 2D 3D 4D 74LS175的功能表 × × × × L H 　 保