ARM嵌入式C编程标准教程第四章S3C2410的中断系统.ppt

ARM嵌入式C编程标准教程第四章S3C2410的中断系统.ppt

  1. 1、本文档共30页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
S3C2410的中断系统 4.5.2 中断服务程序工作 在中断服务程序中,先屏蔽中断,防止其他中断产生干扰我们中断服务程序的执行; 执行中断服务程序; 清中断源挂起寄存器(SRCPND)和中断挂起寄存器(INTPND); 取消总中断屏蔽和子中断屏蔽,等待新中断产生; 中断返回。 S3C2410的中断系统 4.5.3 中断服务程序示例 在主程序中,系统初始化后,程序进入死循环,等待中断。同时,初始化定时器1,设定时器中断时间,当设定时器定时时间到,产生中断。 在北京精仪达盛科技公司EL-ARM830教学实验系统中,接有两个LED发光管,两个LED发光管的阴极分别接I/O口G的bit8和bit9,阳极通过电阻接电源。 在中断服务程序中,把LED1和LED2两只发光管循环亮灭,每循环亮灭一次,说明来一次中断。关于定时器操作,可参考第十一章内容。(程序见课本) S3C2410的中断系统 第四章习题与练习 1,S3C2410的中断模式有哪两种? 2,S3C2410的中断控制寄存器有几个,每个的作用是什么? 3,S3C2410的中断源挂起寄存器和中断挂起寄存器的区别和作用有哪些? 4,如何清除中断请求? 5,如何使能某中断源申请的中断? 6,如何屏蔽某中断源申请的中断? 7, 外部中断0(EXTINT0)通过F口的GPF0、外部中断11(EXTINT11)通过G口的GPG3向CPU申请中断,此时两个口的控制寄存器GPFCON和GPGCON如何设置? 8,阅读例子程序,熟悉中断程序编写步骤。 9,如何绕过项目和仿真器设置以及项目初始化程序的编写困难,快速完成嵌入式程序设计? 10,S3C2410中断有几种触发方式?如何选择中断触发方式? 第四章 S3C2410的中断系统 S3C2410的中断系统 S3C2410的处理器中断 S3C2410的中断控制 S3C2410的中断源 S3C2410中断控制专用寄存器 S3C2410中断控制程序编写步骤 本章实验例程 S3C2410的中断系统 S3C2410的处理器中断 S3C2410的中断控制逻辑如图,它可以处理56个中断源的中断请求。这些中断源可以是来自片内外设的中断,比如DMA、UART和I2C等;也可以是来自处理器外部中断输入引脚。 S3C2410的中断系统 S3C2410的处理器中断 下面的11个中断源通过分支中断控制器来申请使用中断 INT_ADC A/D转换中断; INT_TC 触摸屏中断; INT_ERR2 UART2收发错误中断; INT_TXD2 UART2发送中断; INT_RXD2 UART2接收中断; INT_ERR1 UART1收发错误中断; INT_TXD1 UART1发送中断; INT_RXD1 UART1接收中断; INT_ERR0 UART0收发错误中断; INT_TXD0 UART0发送中断; INT_RXD0 UART0接收中断。 S3C2410的中断系统 S3C2410的处理器中断 片内UARTn中断和EINTn是逻辑“或”的关系,它们共用一根中断请求线。 中断控制逻辑(interruption controller logic)的任务是在片内外围和外部中断源组成的多重中断发生时,选择其中一个中断,通过FIQ(快速请求中断)或IRQ(通用中断请求)向CPU内核发出中断请求。 S3C2410的中断系统 S3C2410的处理器中断 实际上最初CPU内核只有FIQ和IRQ两种中断,其他中断都是各个芯片厂家在设计芯片时,通过加入一个中断控制器来扩展定义的。这些中断根据中断优先级的高低来进行处理,更符合实际应用系统中要求提供多个中断源的要求。 例如,如果定义所有的中断源为IRQ中断(通过中断模式寄存器设置),并且同时有10个中断发出请求,那么这时可以通过读中断优先级寄存器来确定哪一个中断被优先执行 S3C2410的中断系统 S3C2410的处理器中断 当多重中断源请求中断时,硬件优先级逻辑会判断哪一个中断将被执行;同时,硬件逻辑将会执行位于0x18(或0x1C)地址处的指令,再由软件编程识别各个中断源,然后再根据中断源跳转到相应的中断处理程序 S3C2410的中断系统 中断控制 4.2.1 程序状态寄存器的F位和I位 4.2.2 中断模式(INTMOD) 4.2.3 中断挂起寄存器(INTPND)和中断源挂起寄存器 (SRCPND) 4.2.4 中断屏蔽寄存器(INTMSK) 4.2.5 中断优先寄存器 (PRIORITY) S3C2410的中断系统 4.2.1 程序状态寄存器的F位和I位 如果CPSR(程序状态寄存器)的F位被设置为1,那么CPU将不接受来自中断控制器的F

文档评论(0)

junjun37473 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档