芯片管脚排列图整理.docVIP

附录7 常用集成电路引脚排列 集成运算放大器 二、集成比较器 三、集成功率放大器 四、555时基电路 五、74系列TTL集成电路 六、 CMOS集成电路 CD4060引脚排列 CD40110引脚排列 TMS320F2812PGFS相关技术应用 其它信息： 高性能的静态CMOS技术；150MHz(6.57ns周期时间)；低功耗(1.8V核，135MHz；1.9V核，150MHz；3.3V I/O)设计；3.3V Flash编程电压；片上存储；达到128K×16闪存(8×4K和6×16K扇区)；2K×16 OTP ROM；L0和L1：2个4K×16单存取RAM块；H0：1个8K×16单存取RAM块；M0和M1：2个1K×16单存取RAM块；引导ROM(4K×16)， 软件引导模块；标准匹配图标；时钟和系统控制；提供动态PLL系数改变；片上振荡器；看门狗计时器模块；3个外部中断；提供45个外围设各中断；128位安全性开关/上锁；保护Flash/OTP和L0/L1单存取RAM；主要控制外围设各；2个事件管理器(EVA，EVB)；与240×A驱动器兼容；3个32位CPU计时器；外围设各串行端口；串行外围设备中断；2个串行通信中断，标准UART；加强控制器区域网络；具有SPI模式的多通道缓冲串口(McBSP)；12位模数转换器，16通道；2×8通道输入多工器；2个采样保持；单个转换时间：200ns；管道转换时间：60ns；多达56个单独可编程，多路通用输入/输出(GPIO)引脚；先进的仿真功能；分析与断点功能；开发工具包括：ANSI C/C＋＋编译器/汇编器/连接器；DSP/BIOSTM；JTAG扫描控制器；评估模块；支持广泛的第三方合作数字电机控制；低功率模式，并节省电源；支持空闲，待机，停止模式；禁用个别外围设备时钟；封装选项：具有外部存储接口的176引脚的低轮廓四方扁平封装；温度选项：A：－40～85 (GHH，ZHH，PGF，PBK)；S/Q：－40～125 (GHH，ZHH，PGF，PBK) 附录图7.3 LM358 附录图7.4 0P07 附录图7.5 LM339 附录图7.6 LM311 附录图7.7 LM386 附录图7.8 LM380 附录图7.9 556双时基电路 附录图7.10 555 时基电路 附录图7.13 74LS04 六反相器 附录图7.14 74LS08 四2 输入正与门 附录图7.11 74LS00 四2输入 附录图7.12 74LS02四2 正与非门 输入正或非门 附录图17 74LS14 六反 附录图18 74LS27 三输入 相器施密特触发器 正或非门 附录图15 74LS10 三3输入 附录图16 74LS13双4输入正 正与非门 与非门（有施密特触发器） 附录图19 74LS32 四2输入 附录图20 74LS86四异或门 正或门 附录图7.21 74LS42、74145 附录图7.22 74LS 46、47、48、 4线 – 10线 译码器 247、248249 BCD七段译码器 / 驱动器 附录图23 74LS73 双下降 附录图24 74LS74双上升沿D 沿JK触发器 触发器 附录图25 74H78双主从JK触发器 附录图26 74LS90十进制 异步计数器 （公共时钟、公共清除） 附录图27 74LS138 3线– 8线 附录图.28 74LS139 双2 译码器